Inicio Explorar Axuda
Rexistro Iniciar sesión
phyus
/
uboot-vybrid_public
8
0
Fork 0
Ficheiros Incidencias 0 Pull Requests 0 Wiki
Árbore: dbbbb3abef
Ramas Etiquetas

Commit History

Autor SHA1 Mensaxe Data
  Haiying Wang dbbbb3abef Make DDR interleaving mode work correctly %!s(int64=16) %!d(string=hai) anos
  Wolfgang Denk f12e4549b6 Coding style cleanup, update CHANGELOG %!s(int64=16) %!d(string=hai) anos
  Kumar Gala 58e5e9aff1 FSL DDR: Rewrite the FSL mpc8xxx DDR controller setup code. %!s(int64=16) %!d(string=hai) anos