This website works better with JavaScript
ホーム
エクスプローラ
ヘルプ
登録
サインイン
phyus
/
uboot-vybrid_public
ウォッチ
8
スター
0
フォーク
0
ファイル
課題
0
プルリクエスト
0
Wiki
ツリー:
6790c55704
ブランチ
タグ
master
phyCORE-Vybrid-PD15.1-rc1
vphyCORE-Vybrid-PD15.1-rc1
コミット履歴
検索
作者
SHA1
メッセージ
日付
Poonam_Aggrwal-b10812
e1be0d25ec
32bit BUg fix for DDR2 on 8572
16 年 前
Dave Liu
22cca7e1cd
fsl-ddr: make the self refresh idle threshold configurable
16 年 前
Dave Liu
22ff3d0134
fsl-ddr: clean up the ddr code for DDR3 controller
16 年 前
Haiying Wang
dbbbb3abef
Make DDR interleaving mode work correctly
16 年 前
Kumar Gala
58e5e9aff1
FSL DDR: Rewrite the FSL mpc8xxx DDR controller setup code.
16 年 前