Accueil Explorer Aide
S'inscrire Connexion
phyus
/
uboot-vybrid_public
8
0
Fork 0
Fichiers Tickets 0 Pull Requests 0 Wiki
Aborescence: dcf728a6af
Branches Tags
uboot-vybrid_pu...
/
include
/
asm-sh
/
cpu_sh7203.h

cpu_sh7203.h 779 B
Historique Raw

1234567891011121314151617181920212223242526272829303132333435363738394041 
  1. #ifndef _ASM_CPU_SH7203_H_
    2. 

  2. #define _ASM_CPU_SH7203_H_
    3. 

  3. 

  4. /* Cache */
    5. 

  5. #define CCR1		0xFFFC1000
    6. 

  6. #define CCR			CCR1
    7. 

  7. 

  8. /* PFC */
    9. 

  9. #define PACR		0xA4050100
    10. 

  10. #define PBCR		0xA4050102
    11. 

  11. #define PCCR		0xA4050104
    12. 

  12. #define PETCR		0xA4050106
    13. 

  13. 

  14. /* Port Data Registers */
    15. 

  15. #define PADR		0xA4050120
    16. 

  16. #define PBDR		0xA4050122
    17. 

  17. #define PCDR		0xA4050124
    18. 

  18. 

  19. /* BSC */
    20. 

  20. 

  21. /* SDRAM controller */
    22. 

  22. 

  23. /* SCIF */
    24. 

  24. #define SCSMR_0		0xFFFE8000
    25. 

  25. #define SCIF0_BASE	SCSMR_0
    26. 

  26. 

  27. /* Timer(CMT) */
    28. 

  28. #define CMSTR 	0xFFFEC000
    29. 

  29. #define CMCSR_0 0xFFFEC002
    30. 

  30. #define CMCNT_0 0xFFFEC004
    31. 

  31. #define CMCOR_0 0xFFFEC006
    32. 

  32. #define CMCSR_1 0xFFFEC008
    33. 

  33. #define CMCNT_1 0xFFFEC00A
    34. 

  34. #define CMCOR_1	0xFFFEC00C
    35. 

  35. 

  36. /* On chip oscillator circuits */
    37. 

  37. #define FRQCR		0xA415FF80
    38. 

  38. #define WTCNT		0xA415FF84
    39. 

  39. #define WTCSR		0xA415FF86
    40. 

  40. 

  41. #endif	/* _ASM_CPU_SH7203_H_ */
    42.