Inicio Explorar Ayuda
Registro Iniciar sesión
phyus
/
uboot-vybrid_public
8
0
Fork 0
Archivos Incidencias 0 Pull Requests 0 Wiki
Árbol: a790b5b232
Ramas Etiquetas
uboot-vybrid_pu...
/
arch
/
arm
/
include
/
asm
/
arch-mx51
/
asm-offsets.h

asm-offsets.h 1.5 KB
Histórico Raw

1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950 
  1. /*
    2. 

  2.  * needed for arch/arm/cpu/armv7/mx51/lowlevel_init.S
    3. 

  3.  *
    4. 

  4.  * These should be auto-generated
    5. 

  5.  */
    6. 

  6. /* CCM */
    7. 

  7. #define CLKCTL_CCR              0x00
    8. 

  8. #define CLKCTL_CCDR             0x04
    9. 

  9. #define CLKCTL_CSR              0x08
    10. 

  10. #define CLKCTL_CCSR             0x0C
    11. 

  11. #define CLKCTL_CACRR            0x10
    12. 

  12. #define CLKCTL_CBCDR            0x14
    13. 

  13. #define CLKCTL_CBCMR            0x18
    14. 

  14. #define CLKCTL_CSCMR1           0x1C
    15. 

  15. #define CLKCTL_CSCMR2           0x20
    16. 

  16. #define CLKCTL_CSCDR1           0x24
    17. 

  17. #define CLKCTL_CS1CDR           0x28
    18. 

  18. #define CLKCTL_CS2CDR           0x2C
    19. 

  19. #define CLKCTL_CDCDR            0x30
    20. 

  20. #define CLKCTL_CHSCCDR          0x34
    21. 

  21. #define CLKCTL_CSCDR2           0x38
    22. 

  22. #define CLKCTL_CSCDR3           0x3C
    23. 

  23. #define CLKCTL_CSCDR4           0x40
    24. 

  24. #define CLKCTL_CWDR             0x44
    25. 

  25. #define CLKCTL_CDHIPR           0x48
    26. 

  26. #define CLKCTL_CDCR             0x4C
    27. 

  27. #define CLKCTL_CTOR             0x50
    28. 

  28. #define CLKCTL_CLPCR            0x54
    29. 

  29. #define CLKCTL_CISR             0x58
    30. 

  30. #define CLKCTL_CIMR             0x5C
    31. 

  31. #define CLKCTL_CCOSR            0x60
    32. 

  32. #define CLKCTL_CGPR             0x64
    33. 

  33. #define CLKCTL_CCGR0            0x68
    34. 

  34. #define CLKCTL_CCGR1            0x6C
    35. 

  35. #define CLKCTL_CCGR2            0x70
    36. 

  36. #define CLKCTL_CCGR3            0x74
    37. 

  37. #define CLKCTL_CCGR4            0x78
    38. 

  38. #define CLKCTL_CCGR5            0x7C
    39. 

  39. #define CLKCTL_CCGR6            0x80
    40. 

  40. #define CLKCTL_CMEOR            0x84
    41. 

  41. 

  42. /* DPLL */
    43. 

  43. #define PLL_DP_CTL	0x00
    44. 

  44. #define PLL_DP_CONFIG	0x04
    45. 

  45. #define PLL_DP_OP	0x08
    46. 

  46. #define PLL_DP_MFD	0x0C
    47. 

  47. #define PLL_DP_MFN	0x10
    48. 

  48. #define PLL_DP_HFS_OP	0x1C
    49. 

  49. #define PLL_DP_HFS_MFD	0x20
    50. 

  50. #define PLL_DP_HFS_MFN	0x24
    51.