Inicio Explorar Axuda
Rexistro Iniciar sesión
phyus
/
uboot-vybrid_public
8
0
Fork 0
Ficheiros Incidencias 0 Pull Requests 0 Wiki
Árbore: 6cb142fa3b
Ramas Etiquetas
uboot-vybrid_pu...
/
include
/
asm-blackfin
/
cplbtab.h

cplbtab.h 18 KB
Histórico Raw

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572 
  1. /*This file is subject to the terms and conditions of the GNU General Public
    2. 

  2.  * License.
    3. 

  3.  *
    4. 

  4.  * Blackfin BF533/2.6 support : LG Soft India
    5. 

  5.  * Updated : Ashutosh Singh / Jahid Khan : Rrap Software Pvt Ltd
    6. 

  6.  * Updated : 1. SDRAM_KERNEL, SDRAM_DKENEL are added as initial cplb's 
    7. 

  7.  *	        shouldn't be victimized. cplbmgr.S search logic is corrected
    8. 

  8.  *	        to findout the appropriate victim.	
    9. 

  9.  *	     2. SDRAM_IGENERIC in dpdt_table is replaced with SDRAM_DGENERIC
    10. 

  10.  *	     : LG Soft India
    11. 

  11.  */
    12. 

  12. #include <config.h>
    13. 

  13. 

  14. #ifndef __ARCH_BFINNOMMU_CPLBTAB_H
    15. 

  15. #define __ARCH_BFINNOMMU_CPLBTAB_H
    16. 

  16. 

  17. /*************************************************************************
    18. 

  18.  *  			ICPLB TABLE					  	
    19. 

  19.  *************************************************************************/
    20. 

  20. 

  21. .data
    22. 

  22. 

  23. /* This table is configurable */ 	
    24. 

  24. 

  25. .align 4;
    26. 

  26. 

  27. /* Data Attibutes*/
    28. 

  28. 

  29. #define SDRAM_IGENERIC		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID)
    30. 

  30. #define SDRAM_IKERNEL		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID | CPLB_LOCK)
    31. 

  31. #define L1_IMEMORY            	(PAGE_SIZE_1MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID | CPLB_LOCK)
    32. 

  32. #define SDRAM_INON_CHBL		(PAGE_SIZE_4MB | CPLB_USER_RD | CPLB_VALID)
    33. 

  33. 

  34. /*Use the menuconfig cache policy here - CONFIG_BLKFIN_WT/CONFIG_BLKFIN_WB*/
    35. 

  35. 

  36. #define ANOMALY_05000158		0x200	
    37. 

  37. #ifdef CONFIG_BLKFIN_WB 	/*Write Back Policy */
    38. 

  38. 	#define SDRAM_DGENERIC  	(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    39. 

  39. 	#define SDRAM_DNON_CHBL         (PAGE_SIZE_4MB | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_RD | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)
    40. 

  40. 	#define SDRAM_DKERNEL 		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_USER_WR | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_VALID | CPLB_LOCK | ANOMALY_05000158)
    41. 

  41. 	#define L1_DMEMORY		(PAGE_SIZE_4KB | CPLB_L1_CHBL | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    42. 

  42. 	#define SDRAM_EBIU		(PAGE_SIZE_1MB | CPLB_DIRTY | CPLB_USER_RD | CPLB_USER_WR | CPLB_SUPV_WR | CPLB_VALID | ANOMALY_05000158)
    43. 

  43. 

  44. #else  /*Write Through*/
    45. 

  45. 	#define SDRAM_DGENERIC 		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_WT | CPLB_L1_AOW | CPLB_SUPV_WR | CPLB_USER_RD | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)
    46. 

  46. 	#define SDRAM_DNON_CHBL         (PAGE_SIZE_4MB | CPLB_WT | CPLB_L1_AOW | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    47. 

  47. 	#define SDRAM_DKERNEL 		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_WT | CPLB_L1_AOW | CPLB_USER_RD | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_VALID | CPLB_LOCK | ANOMALY_05000158)
    48. 

  48. 	#define L1_DMEMORY		(PAGE_SIZE_4KB | CPLB_L1_CHBL | CPLB_L1_AOW | CPLB_WT | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)	
    49. 

  49. 	#define SDRAM_EBIU		(PAGE_SIZE_1MB | CPLB_WT | CPLB_L1_AOW | CPLB_USER_RD | CPLB_USER_WR | CPLB_SUPV_WR | CPLB_VALID | ANOMALY_05000158)
    50. 

  50. #endif 
    51. 

  51. 

  52. .global icplb_table
    53. 

  53. icplb_table:
    54. 

  54. .byte4 0xFFA00000;
    55. 

  55. .byte4 (L1_IMEMORY);	
    56. 

  56. .byte4 0x00000000;
    57. 

  57. .byte4 (SDRAM_IKERNEL);			/*SDRAM_Page1*/
    58. 

  58. .byte4 0x00400000;
    59. 

  59. .byte4 (SDRAM_IKERNEL);		/*SDRAM_Page1*/
    60. 

  60. .byte4 0x07C00000;
    61. 

  61. .byte4 (SDRAM_IKERNEL);		/*SDRAM_Page14*/
    62. 

  62. .byte4 0x00800000;
    63. 

  63. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page2*/
    64. 

  64. .byte4 0x00C00000;
    65. 

  65. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page2*/
    66. 

  66. .byte4 0x01000000;
    67. 

  67. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page4*/
    68. 

  68. .byte4 0x01400000;
    69. 

  69. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page5*/
    70. 

  70. .byte4 0x01800000;
    71. 

  71. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page6*/
    72. 

  72. .byte4 0x01C00000;
    73. 

  73. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page7*/
    74. 

  74. #ifndef CONFIG_EZKIT			/*STAMP Memory regions*/
    75. 

  75. .byte4 0x02000000;
    76. 

  76. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page8*/
    77. 

  77. .byte4 0x02400000;
    78. 

  78. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page9*/
    79. 

  79. .byte4 0x02800000;
    80. 

  80. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page10*/
    81. 

  81. .byte4 0x02C00000;
    82. 

  82. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page11*/
    83. 

  83. .byte4 0x03000000;
    84. 

  84. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page12*/
    85. 

  85. .byte4 0x03400000;
    86. 

  86. .byte4 (SDRAM_IGENERIC);		/*SDRAM_Page13*/
    87. 

  87. #endif
    88. 

  88. .byte4 0xffffffff;			/* end of section - termination*/
    89. 

  89. 

  90. .align 4;
    91. 

  91. .global ipdt_table
    92. 

  92. ipdt_table:
    93. 

  93. #ifdef CONFIG_CPLB_INFO
    94. 

  94. .byte4 0x00000000;
    95. 

  95. .byte4 (SDRAM_IKERNEL);               /*SDRAM_Page0*/
    96. 

  96. .byte4 0x00400000;
    97. 

  97. .byte4 (SDRAM_IKERNEL);               /*SDRAM_Page1*/
    98. 

  98. #endif
    99. 

  99. .byte4 0x00800000;
    100. 

  100. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page2*/
    101. 

  101. .byte4 0x00C00000;
    102. 

  102. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page3*/
    103. 

  103. .byte4 0x01000000;
    104. 

  104. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page4*/
    105. 

  105. .byte4 0x01400000;
    106. 

  106. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page5*/
    107. 

  107. .byte4 0x01800000;
    108. 

  108. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page6*/
    109. 

  109. .byte4 0x01C00000;
    110. 

  110. .byte4 (SDRAM_IGENERIC);              /*SDRAM_Page7*/
    111. 

  111. #ifndef CONFIG_EZKIT                  /*STAMP Memory regions*/
    112. 

  112. .byte4  0x02000000;
    113. 

  113. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page8*/
    114. 

  114. .byte4  0x02400000;
    115. 

  115. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page9*/
    116. 

  116. .byte4  0x02800000;
    117. 

  117. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page10*/
    118. 

  118. .byte4  0x02C00000;
    119. 

  119. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page11*/
    120. 

  120. .byte4  0x03000000;
    121. 

  121. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page12*/
    122. 

  122. .byte4  0x03400000;
    123. 

  123. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page13*/
    124. 

  124. .byte4  0x03800000;
    125. 

  125. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page14*/
    126. 

  126. .byte4  0x03C00000;
    127. 

  127. .byte4  (SDRAM_IGENERIC);              /*SDRAM_Page15*/
    128. 

  128. #endif
    129. 

  129. .byte4  0x20200000;
    130. 

  130. .byte4  (SDRAM_EBIU);      /* Async Memory Bank 2 (Secnd)*/
    131. 

  131. .byte4  0x20100000;
    132. 

  132. .byte4  (SDRAM_EBIU);      /* Async Memory Bank 1 (Prim B)*/
    133. 

  133. .byte4  0x20000000;
    134. 

  134. .byte4  (SDRAM_EBIU);      /* Async Memory Bank 0 (Prim A)*/
    135. 

  135. .byte4  0x20300000;             /*Fix for Network*/
    136. 

  136. .byte4  (SDRAM_EBIU);    /*Async Memory bank 3*/
    137. 

  137. 

  138. #ifdef CONFIG_STAMP
    139. 

  139. .byte4        0x04000000;
    140. 

  140. .byte4  (SDRAM_IGENERIC);
    141. 

  141. .byte4        0x04400000;
    142. 

  142. .byte4  (SDRAM_IGENERIC);
    143. 

  143. .byte4        0x04800000;
    144. 

  144. .byte4  (SDRAM_IGENERIC);
    145. 

  145. .byte4        0x04C00000;
    146. 

  146. .byte4  (SDRAM_IGENERIC);
    147. 

  147. .byte4        0x05000000;
    148. 

  148. .byte4  (SDRAM_IGENERIC);
    149. 

  149. .byte4        0x05400000;
    150. 

  150. .byte4  (SDRAM_IGENERIC);
    151. 

  151. .byte4        0x05800000;
    152. 

  152. .byte4  (SDRAM_IGENERIC);
    153. 

  153. .byte4        0x05C00000;
    154. 

  154. .byte4  (SDRAM_IGENERIC);
    155. 

  155. .byte4        0x06000000;
    156. 

  156. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page25*/
    157. 

  157. .byte4        0x06400000;
    158. 

  158. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page26*/
    159. 

  159. .byte4        0x06800000;
    160. 

  160. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page27*/
    161. 

  161. .byte4        0x06C00000;
    162. 

  162. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page28*/
    163. 

  163. .byte4        0x07000000;
    164. 

  164. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page29*/
    165. 

  165. .byte4        0x07400000;
    166. 

  166. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page30*/
    167. 

  167. .byte4        0x07800000;
    168. 

  168. .byte4  (SDRAM_IGENERIC);       /*SDRAM_Page31*/
    169. 

  169. #ifdef CONFIG_CPLB_INFO
    170. 

  170. .byte4        0x07C00000;
    171. 

  171. .byte4  (SDRAM_IKERNEL);        /*SDRAM_Page32*/
    172. 

  172. #endif
    173. 

  173. #endif
    174. 

  174. .byte4 0xffffffff;                    /* end of section - termination*/
    175. 

  175. 

  176. /*********************************************************************
    177. 

  177.  *			DCPLB TABLE		
    178. 

  178.  ********************************************************************/
    179. 

  179. 

  180. .global dcplb_table
    181. 

  181. dcplb_table:
    182. 

  182. .byte4	0x00000000;
    183. 

  183. .byte4	(SDRAM_DKERNEL);	/*SDRAM_Page1*/
    184. 

  184. .byte4	0x00400000; 
    185. 

  185. .byte4	(SDRAM_DKERNEL);	/*SDRAM_Page1*/
    186. 

  186. .byte4	0x07C00000;
    187. 

  187. .byte4	(SDRAM_DKERNEL);	/*SDRAM_Page15*/
    188. 

  188. .byte4	0x00800000; 
    189. 

  189. .byte4 	(SDRAM_DGENERIC);	/*SDRAM_Page2*/
    190. 

  190. .byte4 	0x00C00000; 
    191. 

  191. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page3*/
    192. 

  192. .byte4	0x01000000;
    193. 

  193. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page4*/
    194. 

  194. .byte4	0x01400000;
    195. 

  195. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page5*/
    196. 

  196. .byte4	0x01800000;
    197. 

  197. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page6*/
    198. 

  198. .byte4	0x01C00000;
    199. 

  199. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page7*/
    200. 

  200. #ifndef CONFIG_EZKIT	
    201. 

  201. .byte4	0x02000000;
    202. 

  202. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page8*/
    203. 

  203. .byte4	0x02400000;
    204. 

  204. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page9*/
    205. 

  205. .byte4	0x02800000;
    206. 

  206. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page10*/
    207. 

  207. .byte4	0x02C00000;
    208. 

  208. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page11*/
    209. 

  209. .byte4	0x03000000;
    210. 

  210. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page12*/
    211. 

  211. .byte4	0x03400000;
    212. 

  212. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page13*/
    213. 

  213. .byte4	0x03800000;
    214. 

  214. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page14*/
    215. 

  215. #endif
    216. 

  216. .byte4	0xffffffff;		/*end of section - termination*/
    217. 

  217. 

  218. /**********************************************************************
    219. 

  219.  *		PAGE DESCRIPTOR TABLE
    220. 

  220.  * 
    221. 

  221.  **********************************************************************/
    222. 

  222. 

  223. /* Till here we are discussing about the static memory management model.
    224. 

  224.  * However, the operating envoronments commonly define more CPLB
    225. 

  225.  * descriptors to cover the entire addressable memory than will fit into
    226. 

  226.  * the available on-chip 16 CPLB MMRs. When this happens, the below table
    227. 

  227.  * will be used which will hold all the potentially required CPLB descriptors
    228. 

  228.  * 
    229. 

  229.  * This is how Page descriptor Table is implemented in uClinux/Blackfin.
    230. 

  230.  */   
    231. 

  231. .global dpdt_table
    232. 

  232. dpdt_table:
    233. 

  233. #ifdef CONFIG_CPLB_INFO
    234. 

  234. .byte4        0x00000000;
    235. 

  235. .byte4        (SDRAM_DKERNEL);        /*SDRAM_Page0*/
    236. 

  236. .byte4        0x00400000; 
    237. 

  237. .byte4        (SDRAM_DKERNEL);        /*SDRAM_Page1*/
    238. 

  238. #endif
    239. 

  239. .byte4        0x00800000;
    240. 

  240. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page2*/
    241. 

  241. .byte4        0x00C00000;
    242. 

  242. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page3*/
    243. 

  243. .byte4        0x01000000;
    244. 

  244. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page4*/
    245. 

  245. .byte4        0x01400000;
    246. 

  246. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page5*/
    247. 

  247. .byte4        0x01800000;
    248. 

  248. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page6*/
    249. 

  249. .byte4        0x01C00000;
    250. 

  250. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page7*/
    251. 

  251. 

  252. #ifndef CONFIG_EZKIT
    253. 

  253. .byte4        0x02000000;
    254. 

  254. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page8*/
    255. 

  255. .byte4        0x02400000;
    256. 

  256. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page9*/
    257. 

  257. .byte4        0x02800000;
    258. 

  258. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page10*/
    259. 

  259. .byte4        0x02C00000;
    260. 

  260. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page11*/
    261. 

  261. .byte4        0x03000000;
    262. 

  262. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page12*/
    263. 

  263. .byte4        0x03400000;
    264. 

  264. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page13*/
    265. 

  265. .byte4        0x03800000;
    266. 

  266. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page14*/
    267. 

  267. .byte4        0x03C00000;
    268. 

  268. .byte4        (SDRAM_DGENERIC);       /*SDRAM_Page15*/
    269. 

  269. #endif
    270. 

  270. .byte4	0x20200000;
    271. 

  271. .byte4	(SDRAM_EBIU);	/* Async Memory Bank 2 (Secnd)*/
    272. 

  272. .byte4	0x20100000;
    273. 

  273. .byte4	(SDRAM_EBIU);	/* Async Memory Bank 1 (Prim B)*/
    274. 

  274. .byte4	0x20000000;	
    275. 

  275. .byte4	(SDRAM_EBIU);	/* Async Memory Bank 0 (Prim A)*/
    276. 

  276. .byte4	0x20300000;		/*Fix for Network*/
    277. 

  277. .byte4  (SDRAM_EBIU);	/*Async Memory bank 3*/
    278. 

  278. 

  279. #ifdef CONFIG_STAMP	
    280. 

  280. .byte4	0x04000000;
    281. 

  281. .byte4  (SDRAM_DGENERIC);
    282. 

  282. .byte4	0x04400000;
    283. 

  283. .byte4  (SDRAM_DGENERIC);
    284. 

  284. .byte4	0x04800000;
    285. 

  285. .byte4  (SDRAM_DGENERIC);
    286. 

  286. .byte4	0x04C00000;
    287. 

  287. .byte4  (SDRAM_DGENERIC);
    288. 

  288. .byte4	0x05000000;
    289. 

  289. .byte4  (SDRAM_DGENERIC);
    290. 

  290. .byte4	0x05400000;
    291. 

  291. .byte4  (SDRAM_DGENERIC);
    292. 

  292. .byte4	0x05800000;
    293. 

  293. .byte4  (SDRAM_DGENERIC);
    294. 

  294. .byte4	0x05C00000;
    295. 

  295. .byte4  (SDRAM_DGENERIC);
    296. 

  296. .byte4	0x06000000;
    297. 

  297. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page25*/
    298. 

  298. .byte4	0x06400000;
    299. 

  299. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page26*/
    300. 

  300. .byte4	0x06800000;
    301. 

  301. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page27*/
    302. 

  302. .byte4	0x06C00000;
    303. 

  303. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page28*/
    304. 

  304. .byte4	0x07000000;
    305. 

  305. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page29*/
    306. 

  306. .byte4	0x07400000;
    307. 

  307. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page30*/
    308. 

  308. .byte4	0x07800000;
    309. 

  309. .byte4	(SDRAM_DGENERIC);	/*SDRAM_Page31*/
    310. 

  310. #ifdef CONFIG_CPLB_INFO
    311. 

  311. .byte4	0x07C00000;
    312. 

  312. .byte4	(SDRAM_DKERNEL);	/*SDRAM_Page32*/
    313. 

  313. #endif
    314. 

  314. #endif
    315. 

  315. 

  316. .byte4  0xFF900000;
    317. 

  317. .byte4  (L1_DMEMORY);
    318. 

  318. .byte4  0xFF901000;
    319. 

  319. .byte4  (L1_DMEMORY);
    320. 

  320. .byte4  0xFF902000;
    321. 

  321. .byte4  (L1_DMEMORY);
    322. 

  322. .byte4  0xFF903000;
    323. 

  323. .byte4  (L1_DMEMORY);
    324. 

  324. .byte4  0xFF904000;
    325. 

  325. .byte4  (L1_DMEMORY);
    326. 

  326. .byte4  0xFF905000;
    327. 

  327. .byte4  (L1_DMEMORY);
    328. 

  328. .byte4  0xFF906000;
    329. 

  329. .byte4  (L1_DMEMORY);
    330. 

  330. .byte4  0xFF907000;
    331. 

  331. .byte4  (L1_DMEMORY);
    332. 

  332. .byte4  0xFF800000;
    333. 

  333. .byte4  (L1_DMEMORY);
    334. 

  334. .byte4  0xFF801000;
    335. 

  335. .byte4  (L1_DMEMORY);
    336. 

  336. .byte4  0xFF802000;
    337. 

  337. .byte4  (L1_DMEMORY);
    338. 

  338. .byte4  0xFF803000;
    339. 

  339. .byte4  (L1_DMEMORY);
    340. 

  340. 

  341. .byte4	0xffffffff;		/*end of section - termination*/
    342. 

  342. 

  343. #ifdef CONFIG_CPLB_INFO
    344. 

  344. .global ipdt_swapcount_table;	/* swapin count first, then swapout count*/
    345. 

  345. ipdt_swapcount_table:
    346. 

  346. .byte4        0x00000000;
    347. 

  347. .byte4        0x00000000;
    348. 

  348. .byte4        0x00000000;
    349. 

  349. .byte4        0x00000000;
    350. 

  350. .byte4        0x00000000;
    351. 

  351. .byte4        0x00000000;
    352. 

  352. .byte4        0x00000000;
    353. 

  353. .byte4        0x00000000;
    354. 

  354. .byte4        0x00000000;
    355. 

  355. .byte4        0x00000000;	/* 10 */
    356. 

  356. .byte4        0x00000000;
    357. 

  357. .byte4        0x00000000;
    358. 

  358. .byte4        0x00000000;
    359. 

  359. .byte4        0x00000000;
    360. 

  360. .byte4        0x00000000;
    361. 

  361. .byte4        0x00000000;
    362. 

  362. .byte4        0x00000000;
    363. 

  363. .byte4        0x00000000;
    364. 

  364. .byte4        0x00000000;
    365. 

  365. .byte4        0x00000000;	/* 20 */
    366. 

  366. .byte4        0x00000000;
    367. 

  367. .byte4        0x00000000;
    368. 

  368. .byte4        0x00000000;
    369. 

  369. .byte4        0x00000000;
    370. 

  370. .byte4        0x00000000;
    371. 

  371. .byte4        0x00000000;
    372. 

  372. .byte4        0x00000000;
    373. 

  373. .byte4        0x00000000;
    374. 

  374. .byte4        0x00000000;
    375. 

  375. .byte4        0x00000000;	/* 30 */
    376. 

  376. .byte4        0x00000000;
    377. 

  377. .byte4        0x00000000;
    378. 

  378. .byte4        0x00000000;
    379. 

  379. .byte4        0x00000000;
    380. 

  380. .byte4        0x00000000;
    381. 

  381. .byte4        0x00000000;
    382. 

  382. .byte4        0x00000000;
    383. 

  383. .byte4        0x00000000;
    384. 

  384. .byte4        0x00000000;
    385. 

  385. .byte4        0x00000000;	/* 40 */
    386. 

  386. .byte4        0x00000000;
    387. 

  387. .byte4        0x00000000;
    388. 

  388. .byte4        0x00000000;
    389. 

  389. .byte4        0x00000000;
    390. 

  390. .byte4        0x00000000;
    391. 

  391. .byte4        0x00000000;
    392. 

  392. .byte4        0x00000000;
    393. 

  393. .byte4        0x00000000;
    394. 

  394. .byte4        0x00000000;
    395. 

  395. .byte4        0x00000000;	/* 50 */
    396. 

  396. .byte4        0x00000000;
    397. 

  397. .byte4        0x00000000;
    398. 

  398. .byte4        0x00000000;
    399. 

  399. .byte4        0x00000000;
    400. 

  400. .byte4        0x00000000;
    401. 

  401. .byte4        0x00000000;
    402. 

  402. .byte4        0x00000000;
    403. 

  403. .byte4        0x00000000;
    404. 

  404. .byte4        0x00000000;
    405. 

  405. .byte4        0x00000000;	/* 60 */
    406. 

  406. .byte4        0x00000000;
    407. 

  407. .byte4        0x00000000;
    408. 

  408. .byte4        0x00000000;
    409. 

  409. .byte4        0x00000000;
    410. 

  410. .byte4        0x00000000;
    411. 

  411. .byte4        0x00000000;
    412. 

  412. .byte4        0x00000000;
    413. 

  413. .byte4        0x00000000;
    414. 

  414. .byte4        0x00000000;
    415. 

  415. .byte4        0x00000000;	/* 70 */
    416. 

  416. .byte4        0x00000000;
    417. 

  417. .byte4        0x00000000;
    418. 

  418. .byte4        0x00000000;
    419. 

  419. .byte4        0x00000000;
    420. 

  420. .byte4        0x00000000;
    421. 

  421. .byte4        0x00000000;
    422. 

  422. .byte4        0x00000000;
    423. 

  423. .byte4        0x00000000;
    424. 

  424. .byte4        0x00000000;
    425. 

  425. .byte4        0x00000000;	/* 80 */
    426. 

  426. .byte4        0x00000000;
    427. 

  427. .byte4        0x00000000;
    428. 

  428. .byte4        0x00000000;
    429. 

  429. .byte4        0x00000000;
    430. 

  430. .byte4        0x00000000;
    431. 

  431. .byte4        0x00000000;
    432. 

  432. .byte4        0x00000000;
    433. 

  433. .byte4        0x00000000;
    434. 

  434. .byte4        0x00000000;
    435. 

  435. .byte4        0x00000000;	/* 90 */
    436. 

  436. .byte4        0x00000000;
    437. 

  437. .byte4        0x00000000;
    438. 

  438. .byte4        0x00000000;
    439. 

  439. .byte4        0x00000000;
    440. 

  440. .byte4        0x00000000;
    441. 

  441. .byte4        0x00000000;
    442. 

  442. .byte4        0x00000000;
    443. 

  443. .byte4        0x00000000;
    444. 

  444. .byte4        0x00000000;
    445. 

  445. .byte4        0x00000000;	/* 100 */
    446. 

  446. 

  447. .global dpdt_swapcount_table;	/* swapin count first, then swapout count*/
    448. 

  448. dpdt_swapcount_table:
    449. 

  449. .byte4        0x00000000;
    450. 

  450. .byte4        0x00000000;
    451. 

  451. .byte4        0x00000000;
    452. 

  452. .byte4        0x00000000;
    453. 

  453. .byte4        0x00000000;
    454. 

  454. .byte4        0x00000000;
    455. 

  455. .byte4        0x00000000;
    456. 

  456. .byte4        0x00000000;
    457. 

  457. .byte4        0x00000000;
    458. 

  458. .byte4        0x00000000;	/* 10 */
    459. 

  459. .byte4        0x00000000;
    460. 

  460. .byte4        0x00000000;
    461. 

  461. .byte4        0x00000000;
    462. 

  462. .byte4        0x00000000;
    463. 

  463. .byte4        0x00000000;
    464. 

  464. .byte4        0x00000000;
    465. 

  465. .byte4        0x00000000;
    466. 

  466. .byte4        0x00000000;
    467. 

  467. .byte4        0x00000000;
    468. 

  468. .byte4        0x00000000;	/* 20 */
    469. 

  469. .byte4        0x00000000;
    470. 

  470. .byte4        0x00000000;
    471. 

  471. .byte4        0x00000000;
    472. 

  472. .byte4        0x00000000;
    473. 

  473. .byte4        0x00000000;
    474. 

  474. .byte4        0x00000000;
    475. 

  475. .byte4        0x00000000;
    476. 

  476. .byte4        0x00000000;
    477. 

  477. .byte4        0x00000000;
    478. 

  478. .byte4        0x00000000;	/* 30 */
    479. 

  479. .byte4        0x00000000;
    480. 

  480. .byte4        0x00000000;
    481. 

  481. .byte4        0x00000000;
    482. 

  482. .byte4        0x00000000;
    483. 

  483. .byte4        0x00000000;
    484. 

  484. .byte4        0x00000000;
    485. 

  485. .byte4        0x00000000;
    486. 

  486. .byte4        0x00000000;
    487. 

  487. .byte4        0x00000000;
    488. 

  488. .byte4        0x00000000;	/* 40 */
    489. 

  489. .byte4        0x00000000;
    490. 

  490. .byte4        0x00000000;
    491. 

  491. .byte4        0x00000000;
    492. 

  492. .byte4        0x00000000;
    493. 

  493. .byte4        0x00000000;
    494. 

  494. .byte4        0x00000000;
    495. 

  495. .byte4        0x00000000;
    496. 

  496. .byte4        0x00000000;
    497. 

  497. .byte4        0x00000000;
    498. 

  498. .byte4        0x00000000;	/* 50 */
    499. 

  499. .byte4        0x00000000;
    500. 

  500. .byte4        0x00000000;
    501. 

  501. .byte4        0x00000000;
    502. 

  502. .byte4        0x00000000;
    503. 

  503. .byte4        0x00000000;
    504. 

  504. .byte4        0x00000000;
    505. 

  505. .byte4        0x00000000;
    506. 

  506. .byte4        0x00000000;
    507. 

  507. .byte4        0x00000000;
    508. 

  508. .byte4        0x00000000;	/* 60 */
    509. 

  509. .byte4        0x00000000;
    510. 

  510. .byte4        0x00000000;
    511. 

  511. .byte4        0x00000000;
    512. 

  512. .byte4        0x00000000;
    513. 

  513. .byte4        0x00000000;
    514. 

  514. .byte4        0x00000000;
    515. 

  515. .byte4        0x00000000;
    516. 

  516. .byte4        0x00000000;
    517. 

  517. .byte4        0x00000000;
    518. 

  518. .byte4        0x00000000;	/* 70 */
    519. 

  519. .byte4        0x00000000;
    520. 

  520. .byte4        0x00000000;
    521. 

  521. .byte4        0x00000000;
    522. 

  522. .byte4        0x00000000;
    523. 

  523. .byte4        0x00000000;
    524. 

  524. .byte4        0x00000000;
    525. 

  525. .byte4        0x00000000;
    526. 

  526. .byte4        0x00000000;
    527. 

  527. .byte4        0x00000000;
    528. 

  528. .byte4        0x00000000;	/* 80 */
    529. 

  529. .byte4        0x00000000;
    530. 

  530. .byte4        0x00000000;
    531. 

  531. .byte4        0x00000000;
    532. 

  532. .byte4        0x00000000;
    533. 

  533. .byte4        0x00000000;
    534. 

  534. .byte4        0x00000000;
    535. 

  535. .byte4        0x00000000;
    536. 

  536. .byte4        0x00000000;
    537. 

  537. .byte4        0x00000000;
    538. 

  538. .byte4        0x00000000;	/* 80 */
    539. 

  539. .byte4        0x00000000;
    540. 

  540. .byte4        0x00000000;
    541. 

  541. .byte4        0x00000000;
    542. 

  542. .byte4        0x00000000;
    543. 

  543. .byte4        0x00000000;
    544. 

  544. .byte4        0x00000000;
    545. 

  545. .byte4        0x00000000;
    546. 

  546. .byte4        0x00000000;
    547. 

  547. .byte4        0x00000000;
    548. 

  548. .byte4        0x00000000;	/* 100 */
    549. 

  549. .byte4        0x00000000;
    550. 

  550. .byte4        0x00000000;
    551. 

  551. .byte4        0x00000000;
    552. 

  552. .byte4        0x00000000;
    553. 

  553. .byte4        0x00000000;
    554. 

  554. .byte4        0x00000000;
    555. 

  555. .byte4        0x00000000;
    556. 

  556. .byte4        0x00000000;
    557. 

  557. .byte4        0x00000000;
    558. 

  558. .byte4        0x00000000;	/* 110 */
    559. 

  559. .byte4        0x00000000;
    560. 

  560. .byte4        0x00000000;
    561. 

  561. .byte4        0x00000000;
    562. 

  562. .byte4        0x00000000;
    563. 

  563. .byte4        0x00000000;
    564. 

  564. .byte4        0x00000000;
    565. 

  565. .byte4        0x00000000;
    566. 

  566. .byte4        0x00000000;
    567. 

  567. .byte4        0x00000000;
    568. 

  568. .byte4        0x00000000;	/* 120 */
    569. 

  569. 

  570. #endif
    571. 

  571. 

  572. #endif	/*__ARCH_BFINNOMMU_CPLBTAB_H*/
    573.