Эхлэл Бүгдийг харах Тусламж
Бүртгүүлэх Нэвтрэх
phyus
/
uboot-vybrid_public
8
0
Салаа 0
Файлууд Асуудлууд 0 Хуулах хүсэлтүүд 0 Мэдлэгийн сан
Мод: 26bf7deca3
Салаанууд Тагууд
uboot-vybrid_pu...
/
include
/
asm-blackfin
/
arch-bf537
/
cplbtab.h

cplbtab.h 11 KB
Түүх Анхны өгөгдөл

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408 
  1. /*This file is subject to the terms and conditions of the GNU General Public
    2. 

  2.  * License.
    3. 

  3.  *
    4. 

  4.  * Blackfin BF533/2.6 support : LG Soft India
    5. 

  5.  * Updated : Ashutosh Singh / Jahid Khan : Rrap Software Pvt Ltd
    6. 

  6.  * Updated : 1. SDRAM_KERNEL, SDRAM_DKENEL are added as initial cplb's
    7. 

  7.  *	        shouldn't be victimized. cplbmgr.S search logic is corrected
    8. 

  8.  *	        to findout the appropriate victim.
    9. 

  9.  *	     2. SDRAM_IGENERIC in dpdt_table is replaced with SDRAM_DGENERIC
    10. 

  10.  *	     : LG Soft India
    11. 

  11.  */
    12. 

  12. #include <config.h>
    13. 

  13. 

  14. #ifndef __ARCH_BFINNOMMU_CPLBTAB_H
    15. 

  15. #define __ARCH_BFINNOMMU_CPLBTAB_H
    16. 

  16. 

  17. /*
    18. 

  18.  * ICPLB TABLE
    19. 

  19.  */
    20. 

  20. 

  21. .data
    22. 

  22. /* This table is configurable */
    23. 

  23.     .align 4;
    24. 

  24. 

  25. /* Data Attibutes*/
    26. 

  26. 

  27. #define SDRAM_IGENERIC		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID)
    28. 

  28. #define SDRAM_IKERNEL		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID | CPLB_LOCK)
    29. 

  29. #define L1_IMEMORY		(PAGE_SIZE_1MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_VALID | CPLB_LOCK)
    30. 

  30. #define SDRAM_INON_CHBL		(PAGE_SIZE_4MB | CPLB_USER_RD | CPLB_VALID)
    31. 

  31. 

  32. /*Use the menuconfig cache policy here - CONFIG_BLKFIN_WT/CONFIG_BLKFIN_WB*/
    33. 

  33. 

  34. #define ANOMALY_05000158	0x200
    35. 

  35. #ifdef CONFIG_BLKFIN_WB		/*Write Back Policy */
    36. 

  36. #define SDRAM_DGENERIC		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    37. 

  37. #define SDRAM_DNON_CHBL		(PAGE_SIZE_4MB | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_RD | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)
    38. 

  38. #define SDRAM_DKERNEL		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_USER_RD | CPLB_USER_WR | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_VALID | CPLB_LOCK | ANOMALY_05000158)
    39. 

  39. #define L1_DMEMORY		(PAGE_SIZE_4KB | CPLB_L1_CHBL | CPLB_DIRTY | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    40. 

  40. #define SDRAM_EBIU		(PAGE_SIZE_4MB | CPLB_DIRTY | CPLB_USER_RD | CPLB_USER_WR | CPLB_SUPV_WR | CPLB_VALID | ANOMALY_05000158)
    41. 

  41. 

  42. #else				/*Write Through */
    43. 

  43. #define SDRAM_DGENERIC		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_WT | CPLB_L1_AOW | CPLB_SUPV_WR | CPLB_USER_RD | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)
    44. 

  44. #define SDRAM_DNON_CHBL		(PAGE_SIZE_4MB | CPLB_WT | CPLB_L1_AOW | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_USER_RD | CPLB_VALID | ANOMALY_05000158)
    45. 

  45. #define SDRAM_DKERNEL		(PAGE_SIZE_4MB | CPLB_L1_CHBL | CPLB_WT | CPLB_L1_AOW | CPLB_USER_RD | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_VALID | CPLB_LOCK | ANOMALY_05000158)
    46. 

  46. #define L1_DMEMORY		(PAGE_SIZE_4KB | CPLB_L1_CHBL | CPLB_L1_AOW | CPLB_WT | CPLB_SUPV_WR | CPLB_USER_WR | CPLB_VALID | ANOMALY_05000158)
    47. 

  47. #define SDRAM_EBIU		(PAGE_SIZE_4MB | CPLB_WT | CPLB_L1_AOW | CPLB_USER_RD | CPLB_USER_WR | CPLB_SUPV_WR | CPLB_VALID | ANOMALY_05000158)
    48. 

  48. #endif
    49. 

  49. 

  50. .align 4;
    51. 

  51. .global _ipdt_table _ipdt_table:.byte4 0x00000000;
    52. 

  52. .byte4(SDRAM_IKERNEL);		/*SDRAM_Page0 */
    53. 

  53. .byte4 0x00400000;
    54. 

  54. .byte4(SDRAM_IKERNEL);		/*SDRAM_Page1 */
    55. 

  55. .byte4 0x00800000;
    56. 

  56. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page2 */
    57. 

  57. .byte4 0x00C00000;
    58. 

  58. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page3 */
    59. 

  59. .byte4 0x01000000;
    60. 

  60. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page4 */
    61. 

  61. .byte4 0x01400000;
    62. 

  62. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page5 */
    63. 

  63. .byte4 0x01800000;
    64. 

  64. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page6 */
    65. 

  65. .byte4 0x01C00000;
    66. 

  66. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page7 */
    67. 

  67. .byte4 0x02000000;
    68. 

  68. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page8 */
    69. 

  69. .byte4 0x02400000;
    70. 

  70. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page9 */
    71. 

  71. .byte4 0x02800000;
    72. 

  72. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page10 */
    73. 

  73. .byte4 0x02C00000;
    74. 

  74. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page11 */
    75. 

  75. .byte4 0x03000000;
    76. 

  76. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page12 */
    77. 

  77. .byte4 0x03400000;
    78. 

  78. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page13 */
    79. 

  79. .byte4 0x03800000;
    80. 

  80. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page14 */
    81. 

  81. .byte4 0x03C00000;
    82. 

  82. .byte4(SDRAM_IGENERIC);		/*SDRAM_Page15 */
    83. 

  83. .byte4 0x20000000;
    84. 

  84. .byte4(SDRAM_EBIU);		/* Async Memory Bank 2 (Secnd) */
    85. 

  85. 

  86. .byte4 0xffffffff;		/* end of section - termination */
    87. 

  87. 

  88. /*
    89. 

  89.  * PAGE DESCRIPTOR TABLE
    90. 

  90.  *
    91. 

  91.  */
    92. 

  92. 

  93. /*
    94. 

  94.  * Till here we are discussing about the static memory management model.
    95. 

  95.  * However, the operating envoronments commonly define more CPLB
    96. 

  96.  * descriptors to cover the entire addressable memory than will fit into
    97. 

  97.  * the available on-chip 16 CPLB MMRs. When this happens, the below table
    98. 

  98.  * will be used which will hold all the potentially required CPLB descriptors
    99. 

  99.  *
    100. 

  100.  * This is how Page descriptor Table is implemented in uClinux/Blackfin.
    101. 

  101.  */
    102. 

  102. .global _dpdt_table _dpdt_table:.byte4 0x00000000;
    103. 

  103. .byte4(SDRAM_DKERNEL);		/*SDRAM_Page0 */
    104. 

  104. .byte4 0x00400000;
    105. 

  105. .byte4(SDRAM_DKERNEL);		/*SDRAM_Page1 */
    106. 

  106. .byte4 0x00800000;
    107. 

  107. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page2 */
    108. 

  108. .byte4 0x00C00000;
    109. 

  109. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page3 */
    110. 

  110. .byte4 0x01000000;
    111. 

  111. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page4 */
    112. 

  112. .byte4 0x01400000;
    113. 

  113. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page5 */
    114. 

  114. .byte4 0x01800000;
    115. 

  115. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page6 */
    116. 

  116. .byte4 0x01C00000;
    117. 

  117. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page7 */
    118. 

  118. .byte4 0x02000000;
    119. 

  119. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page8 */
    120. 

  120. .byte4 0x02400000;
    121. 

  121. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page9 */
    122. 

  122. .byte4 0x02800000;
    123. 

  123. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page10 */
    124. 

  124. .byte4 0x02C00000;
    125. 

  125. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page11 */
    126. 

  126. .byte4 0x03000000;
    127. 

  127. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page12 */
    128. 

  128. .byte4 0x03400000;
    129. 

  129. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page13 */
    130. 

  130. .byte4 0x03800000;
    131. 

  131. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page14 */
    132. 

  132. .byte4 0x03C00000;
    133. 

  133. .byte4(SDRAM_DGENERIC);		/*SDRAM_Page15 */
    134. 

  134. .byte4 0x20000000;
    135. 

  135. .byte4(SDRAM_EBIU);		/* Async Memory Bank 0 (Prim A) */
    136. 

  136. 

  137. #if ((BFIN_CPU == ADSP_BF534) || (BFIN_CPU == ADSP_BF537))
    138. 

  138. .byte4 0xFF800000;
    139. 

  139. .byte4(L1_DMEMORY);
    140. 

  140. .byte4 0xFF801000;
    141. 

  141. .byte4(L1_DMEMORY);
    142. 

  142. .byte4 0xFF802000;
    143. 

  143. .byte4(L1_DMEMORY);
    144. 

  144. .byte4 0xFF803000;
    145. 

  145. .byte4(L1_DMEMORY);
    146. 

  146. #endif
    147. 

  147. .byte4 0xFF804000;
    148. 

  148. .byte4(L1_DMEMORY);
    149. 

  149. .byte4 0xFF805000;
    150. 

  150. .byte4(L1_DMEMORY);
    151. 

  151. .byte4 0xFF806000;
    152. 

  152. .byte4(L1_DMEMORY);
    153. 

  153. .byte4 0xFF807000;
    154. 

  154. .byte4(L1_DMEMORY);
    155. 

  155. #if ((BFIN_CPU == ADSP_BF534) || (BFIN_CPU == ADSP_BF537))
    156. 

  156. .byte4 0xFF900000;
    157. 

  157. .byte4(L1_DMEMORY);
    158. 

  158. .byte4 0xFF901000;
    159. 

  159. .byte4(L1_DMEMORY);
    160. 

  160. .byte4 0xFF902000;
    161. 

  161. .byte4(L1_DMEMORY);
    162. 

  162. .byte4 0xFF903000;
    163. 

  163. .byte4(L1_DMEMORY);
    164. 

  164. #endif
    165. 

  165. .byte4 0xFF904000;
    166. 

  166. .byte4(L1_DMEMORY);
    167. 

  167. .byte4 0xFF905000;
    168. 

  168. .byte4(L1_DMEMORY);
    169. 

  169. .byte4 0xFF906000;
    170. 

  170. .byte4(L1_DMEMORY);
    171. 

  171. .byte4 0xFF907000;
    172. 

  172. .byte4(L1_DMEMORY);
    173. 

  173. 

  174. .byte4 0xFFB00000;
    175. 

  175. .byte4(L1_DMEMORY);
    176. 

  176. 

  177. .byte4 0xffffffff;		/*end of section - termination */
    178. 

  178. 

  179. #ifdef CONFIG_CPLB_INFO
    180. 

  180. .global _ipdt_swapcount_table;	/* swapin count first, then swapout count */
    181. 

  181. _ipdt_swapcount_table:
    182. 

  182. .byte4 0x00000000;
    183. 

  183. .byte4 0x00000000;
    184. 

  184. .byte4 0x00000000;
    185. 

  185. .byte4 0x00000000;
    186. 

  186. .byte4 0x00000000;
    187. 

  187. .byte4 0x00000000;
    188. 

  188. .byte4 0x00000000;
    189. 

  189. .byte4 0x00000000;
    190. 

  190. .byte4 0x00000000;
    191. 

  191. .byte4 0x00000000;		/* 10 */
    192. 

  192. .byte4 0x00000000;
    193. 

  193. .byte4 0x00000000;
    194. 

  194. .byte4 0x00000000;
    195. 

  195. .byte4 0x00000000;
    196. 

  196. .byte4 0x00000000;
    197. 

  197. .byte4 0x00000000;
    198. 

  198. .byte4 0x00000000;
    199. 

  199. .byte4 0x00000000;
    200. 

  200. .byte4 0x00000000;
    201. 

  201. .byte4 0x00000000;		/* 20 */
    202. 

  202. .byte4 0x00000000;
    203. 

  203. .byte4 0x00000000;
    204. 

  204. .byte4 0x00000000;
    205. 

  205. .byte4 0x00000000;
    206. 

  206. .byte4 0x00000000;
    207. 

  207. .byte4 0x00000000;
    208. 

  208. .byte4 0x00000000;
    209. 

  209. .byte4 0x00000000;
    210. 

  210. .byte4 0x00000000;
    211. 

  211. .byte4 0x00000000;		/* 30 */
    212. 

  212. .byte4 0x00000000;
    213. 

  213. .byte4 0x00000000;
    214. 

  214. .byte4 0x00000000;
    215. 

  215. .byte4 0x00000000;
    216. 

  216. .byte4 0x00000000;
    217. 

  217. .byte4 0x00000000;
    218. 

  218. .byte4 0x00000000;
    219. 

  219. .byte4 0x00000000;
    220. 

  220. .byte4 0x00000000;
    221. 

  221. .byte4 0x00000000;		/* 40 */
    222. 

  222. .byte4 0x00000000;
    223. 

  223. .byte4 0x00000000;
    224. 

  224. .byte4 0x00000000;
    225. 

  225. .byte4 0x00000000;
    226. 

  226. .byte4 0x00000000;
    227. 

  227. .byte4 0x00000000;
    228. 

  228. .byte4 0x00000000;
    229. 

  229. .byte4 0x00000000;
    230. 

  230. .byte4 0x00000000;
    231. 

  231. .byte4 0x00000000;		/* 50 */
    232. 

  232. .byte4 0x00000000;
    233. 

  233. .byte4 0x00000000;
    234. 

  234. .byte4 0x00000000;
    235. 

  235. .byte4 0x00000000;
    236. 

  236. .byte4 0x00000000;
    237. 

  237. .byte4 0x00000000;
    238. 

  238. .byte4 0x00000000;
    239. 

  239. .byte4 0x00000000;
    240. 

  240. .byte4 0x00000000;
    241. 

  241. .byte4 0x00000000;		/* 60 */
    242. 

  242. .byte4 0x00000000;
    243. 

  243. .byte4 0x00000000;
    244. 

  244. .byte4 0x00000000;
    245. 

  245. .byte4 0x00000000;
    246. 

  246. .byte4 0x00000000;
    247. 

  247. .byte4 0x00000000;
    248. 

  248. .byte4 0x00000000;
    249. 

  249. .byte4 0x00000000;
    250. 

  250. .byte4 0x00000000;
    251. 

  251. .byte4 0x00000000;		/* 70 */
    252. 

  252. .byte4 0x00000000;
    253. 

  253. .byte4 0x00000000;
    254. 

  254. .byte4 0x00000000;
    255. 

  255. .byte4 0x00000000;
    256. 

  256. .byte4 0x00000000;
    257. 

  257. .byte4 0x00000000;
    258. 

  258. .byte4 0x00000000;
    259. 

  259. .byte4 0x00000000;
    260. 

  260. .byte4 0x00000000;
    261. 

  261. .byte4 0x00000000;		/* 80 */
    262. 

  262. .byte4 0x00000000;
    263. 

  263. .byte4 0x00000000;
    264. 

  264. .byte4 0x00000000;
    265. 

  265. .byte4 0x00000000;
    266. 

  266. .byte4 0x00000000;
    267. 

  267. .byte4 0x00000000;
    268. 

  268. .byte4 0x00000000;
    269. 

  269. .byte4 0x00000000;
    270. 

  270. .byte4 0x00000000;
    271. 

  271. .byte4 0x00000000;		/* 90 */
    272. 

  272. .byte4 0x00000000;
    273. 

  273. .byte4 0x00000000;
    274. 

  274. .byte4 0x00000000;
    275. 

  275. .byte4 0x00000000;
    276. 

  276. .byte4 0x00000000;
    277. 

  277. .byte4 0x00000000;
    278. 

  278. .byte4 0x00000000;
    279. 

  279. .byte4 0x00000000;
    280. 

  280. .byte4 0x00000000;
    281. 

  281. .byte4 0x00000000;		/* 100 */
    282. 

  282. 

  283. .global _dpdt_swapcount_table;	/* swapin count first, then swapout count */
    284. 

  284. _dpdt_swapcount_table:
    285. 

  285. .byte4 0x00000000;
    286. 

  286. .byte4 0x00000000;
    287. 

  287. .byte4 0x00000000;
    288. 

  288. .byte4 0x00000000;
    289. 

  289. .byte4 0x00000000;
    290. 

  290. .byte4 0x00000000;
    291. 

  291. .byte4 0x00000000;
    292. 

  292. .byte4 0x00000000;
    293. 

  293. .byte4 0x00000000;
    294. 

  294. .byte4 0x00000000;		/* 10 */
    295. 

  295. .byte4 0x00000000;
    296. 

  296. .byte4 0x00000000;
    297. 

  297. .byte4 0x00000000;
    298. 

  298. .byte4 0x00000000;
    299. 

  299. .byte4 0x00000000;
    300. 

  300. .byte4 0x00000000;
    301. 

  301. .byte4 0x00000000;
    302. 

  302. .byte4 0x00000000;
    303. 

  303. .byte4 0x00000000;
    304. 

  304. .byte4 0x00000000;		/* 20 */
    305. 

  305. .byte4 0x00000000;
    306. 

  306. .byte4 0x00000000;
    307. 

  307. .byte4 0x00000000;
    308. 

  308. .byte4 0x00000000;
    309. 

  309. .byte4 0x00000000;
    310. 

  310. .byte4 0x00000000;
    311. 

  311. .byte4 0x00000000;
    312. 

  312. .byte4 0x00000000;
    313. 

  313. .byte4 0x00000000;
    314. 

  314. .byte4 0x00000000;		/* 30 */
    315. 

  315. .byte4 0x00000000;
    316. 

  316. .byte4 0x00000000;
    317. 

  317. .byte4 0x00000000;
    318. 

  318. .byte4 0x00000000;
    319. 

  319. .byte4 0x00000000;
    320. 

  320. .byte4 0x00000000;
    321. 

  321. .byte4 0x00000000;
    322. 

  322. .byte4 0x00000000;
    323. 

  323. .byte4 0x00000000;
    324. 

  324. .byte4 0x00000000;		/* 40 */
    325. 

  325. .byte4 0x00000000;
    326. 

  326. .byte4 0x00000000;
    327. 

  327. .byte4 0x00000000;
    328. 

  328. .byte4 0x00000000;
    329. 

  329. .byte4 0x00000000;
    330. 

  330. .byte4 0x00000000;
    331. 

  331. .byte4 0x00000000;
    332. 

  332. .byte4 0x00000000;
    333. 

  333. .byte4 0x00000000;
    334. 

  334. .byte4 0x00000000;		/* 50 */
    335. 

  335. .byte4 0x00000000;
    336. 

  336. .byte4 0x00000000;
    337. 

  337. .byte4 0x00000000;
    338. 

  338. .byte4 0x00000000;
    339. 

  339. .byte4 0x00000000;
    340. 

  340. .byte4 0x00000000;
    341. 

  341. .byte4 0x00000000;
    342. 

  342. .byte4 0x00000000;
    343. 

  343. .byte4 0x00000000;
    344. 

  344. .byte4 0x00000000;		/* 60 */
    345. 

  345. .byte4 0x00000000;
    346. 

  346. .byte4 0x00000000;
    347. 

  347. .byte4 0x00000000;
    348. 

  348. .byte4 0x00000000;
    349. 

  349. .byte4 0x00000000;
    350. 

  350. .byte4 0x00000000;
    351. 

  351. .byte4 0x00000000;
    352. 

  352. .byte4 0x00000000;
    353. 

  353. .byte4 0x00000000;
    354. 

  354. .byte4 0x00000000;		/* 70 */
    355. 

  355. .byte4 0x00000000;
    356. 

  356. .byte4 0x00000000;
    357. 

  357. .byte4 0x00000000;
    358. 

  358. .byte4 0x00000000;
    359. 

  359. .byte4 0x00000000;
    360. 

  360. .byte4 0x00000000;
    361. 

  361. .byte4 0x00000000;
    362. 

  362. .byte4 0x00000000;
    363. 

  363. .byte4 0x00000000;
    364. 

  364. .byte4 0x00000000;		/* 80 */
    365. 

  365. .byte4 0x00000000;
    366. 

  366. .byte4 0x00000000;
    367. 

  367. .byte4 0x00000000;
    368. 

  368. .byte4 0x00000000;
    369. 

  369. .byte4 0x00000000;
    370. 

  370. .byte4 0x00000000;
    371. 

  371. .byte4 0x00000000;
    372. 

  372. .byte4 0x00000000;
    373. 

  373. .byte4 0x00000000;
    374. 

  374. .byte4 0x00000000;		/* 80 */
    375. 

  375. .byte4 0x00000000;
    376. 

  376. .byte4 0x00000000;
    377. 

  377. .byte4 0x00000000;
    378. 

  378. .byte4 0x00000000;
    379. 

  379. .byte4 0x00000000;
    380. 

  380. .byte4 0x00000000;
    381. 

  381. .byte4 0x00000000;
    382. 

  382. .byte4 0x00000000;
    383. 

  383. .byte4 0x00000000;
    384. 

  384. .byte4 0x00000000;		/* 100 */
    385. 

  385. .byte4 0x00000000;
    386. 

  386. .byte4 0x00000000;
    387. 

  387. .byte4 0x00000000;
    388. 

  388. .byte4 0x00000000;
    389. 

  389. .byte4 0x00000000;
    390. 

  390. .byte4 0x00000000;
    391. 

  391. .byte4 0x00000000;
    392. 

  392. .byte4 0x00000000;
    393. 

  393. .byte4 0x00000000;
    394. 

  394. .byte4 0x00000000;		/* 110 */
    395. 

  395. .byte4 0x00000000;
    396. 

  396. .byte4 0x00000000;
    397. 

  397. .byte4 0x00000000;
    398. 

  398. .byte4 0x00000000;
    399. 

  399. .byte4 0x00000000;
    400. 

  400. .byte4 0x00000000;
    401. 

  401. .byte4 0x00000000;
    402. 

  402. .byte4 0x00000000;
    403. 

  403. .byte4 0x00000000;
    404. 

  404. .byte4 0x00000000;		/* 120 */
    405. 

  405. 

  406. #endif
    407. 

  407. 

  408. #endif	/*__ARCH_BFINNOMMU_CPLBTAB_H*/
    409.