Головна сторінка Огляд Довідка
Реєстрація Увійти
phyus
/
uboot-vybrid_public
8
0
Відгалуження 0
Файли Проблеми 0 Запити на злиття 0 Wiki
Дерево: 1798049522
Гілки Теги
uboot-vybrid_pu...
/
board
/
xilinx
/
xupv2p
/
xparameters.h

xparameters.h 1.4 KB
Історія Запис

12345678910111213141516171819202122232425262728293031323334353637383940414243444546 
  1. /*********************************************************************
    2. 

  2. #
    3. 

  3. # CAUTION: This file is automatically generated by libgen.
    4. 

  4. # Version: Xilinx EDK 8.2.02 EDK_Im_Sp2.4
    5. 

  5. # Description: U-BOOT Configuration File
    6. 

  6. # Michal Simek - monstr@monstr.eu
    7. 

  7. #
    8. 

  8. **********************************************************************/
    9. 

  9. 

  10. /* System Clock Frequency */
    11. 

  11. #define XILINX_CLOCK_FREQ	100000000
    12. 

  12. 

  13. /* Interrupt controller is opb_intc_0 */
    14. 

  14. #define XILINX_INTC_BASEADDR	0x41200000
    15. 

  15. #define XILINX_INTC_NUM_INTR_INPUTS	11
    16. 

  16. 

  17. /* Timer pheriphery is opb_timer_1 */
    18. 

  18. #define XILINX_TIMER_BASEADDR	0x41c00000
    19. 

  19. #define XILINX_TIMER_IRQ	1
    20. 

  20. 

  21. /* Uart pheriphery is RS232_Uart_1 */
    22. 

  22. #define XILINX_UART_BASEADDR	0x40600000
    23. 

  23. #define XILINX_UART_BAUDRATE	115200
    24. 

  24. 

  25. /* GPIO is LEDs_4Bit*/
    26. 

  26. #define XILINX_GPIO_BASEADDR	0x40000000
    27. 

  27. 

  28. /* FLASH doesn't exist none */
    29. 

  29. 

  30. /* Main Memory is DDR_256MB_32MX64_rank1_row13_col10_cl2_5 */
    31. 

  31. #define XILINX_RAM_START	0x30000000
    32. 

  32. #define XILINX_RAM_SIZE	0x10000000
    33. 

  33. 

  34. /* Sysace Controller is SysACE_CompactFlash */
    35. 

  35. #define XILINX_SYSACE_BASEADDR	0x41800000
    36. 

  36. #define XILINX_SYSACE_HIGHADDR	0x4180ffff
    37. 

  37. #define XILINX_SYSACE_MEM_WIDTH	16
    38. 

  38. 

  39. /* Ethernet controller is Ethernet_MAC */
    40. 

  40. #define XPAR_XEMAC_NUM_INSTANCES	1
    41. 

  41. #define XPAR_OPB_ETHERNET_0_DEVICE_ID	0
    42. 

  42. #define XPAR_OPB_ETHERNET_0_BASEADDR	0x40c00000
    43. 

  43. #define XPAR_OPB_ETHERNET_0_HIGHADDR	0x40c0ffff
    44. 

  44. #define XPAR_OPB_ETHERNET_0_DMA_PRESENT	1
    45. 

  45. #define XPAR_OPB_ETHERNET_0_ERR_COUNT_EXIST	1
    46. 

  46. #define XPAR_OPB_ETHERNET_0_MII_EXIST	1
    47.