Commit Verlauf

Autor SHA1 Nachricht Datum
  Stefan Roese 03d3bfb008 MIPS: Add flush_dcache_range() and invalidate_dcache_range() vor 16 Jahren
  Shinya Kuribayashi 5dfb3ee3f5 net: Move initialization of Au1x00 SoC ethernet MAC to cpu_eth_init vor 16 Jahren
  Jean-Christophe PLAGNIOL-VILLARD 6d0f6bcf33 rename CFG_ macros to CONFIG_SYS vor 16 Jahren
  Shinya Kuribayashi e2ad842662 [MIPS] <asm/mipsregs.h>: Update coprocessor register access macros vor 17 Jahren
  Shinya Kuribayashi 188e94c370 cpu/mips/cpu.c: Fix flush_cache bug vor 17 Jahren
  Shinya Kuribayashi b0c66af53e [MIPS] Introduce _machine_restart vor 17 Jahren
  Shinya Kuribayashi ccf8f824ef [MIPS] Implement flush_cache() vor 17 Jahren
  Shinya Kuribayashi 03c031d566 [MIPS] MIPS 4K core: Coding style cleanups vor 17 Jahren
  wdenk f4863a7aec * Patch by liang a lei, 9 Jan 2004: vor 21 Jahren
  wdenk 5da627a424 * Patch by Steven Scholz, 10 Oct 2003 vor 21 Jahren
  wdenk 8bde7f776c * Code cleanup: vor 22 Jahren
  wdenk 3e38691e8f * Patch by Arun Dharankar, 4 Apr 2003: vor 22 Jahren
  wdenk c021880ac5 * Add support for MIPS32 4Kc CPUs vor 22 Jahren