|
@@ -93,6 +93,7 @@
|
|
#define GPIO5_BASE_ADDR (AIPS1_BASE_ADDR + 0x000DC000)
|
|
#define GPIO5_BASE_ADDR (AIPS1_BASE_ADDR + 0x000DC000)
|
|
#define GPIO6_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E0000)
|
|
#define GPIO6_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E0000)
|
|
#define GPIO7_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E4000)
|
|
#define GPIO7_BASE_ADDR (AIPS1_BASE_ADDR + 0x000E4000)
|
|
|
|
+#define UART4_BASE_ADDR (AIPS1_BASE_ADDR + 0x000F0000)
|
|
#endif
|
|
#endif
|
|
/*
|
|
/*
|
|
* AIPS 2
|
|
* AIPS 2
|
|
@@ -133,6 +134,10 @@
|
|
#define VPU_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F4000)
|
|
#define VPU_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F4000)
|
|
#define SAHARA_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F8000)
|
|
#define SAHARA_BASE_ADDR (AIPS2_BASE_ADDR + 0x000F8000)
|
|
|
|
|
|
|
|
+#if defined(CONFIG_MX53)
|
|
|
|
+#define UART5_BASE_ADDR (AIPS2_BASE_ADDR + 0x00090000)
|
|
|
|
+#endif
|
|
|
|
+
|
|
/*
|
|
/*
|
|
* WEIM CSnGCR1
|
|
* WEIM CSnGCR1
|
|
*/
|
|
*/
|