netxen_nic_hdr.h 36 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572573574575576577578579580581582583584585586587588589590591592593594595596597598599600601602603604605606607608609610611612613614615616617618619620621622623624625626627628629630631632633634635636637638639640641642643644645646647648649650651652653654655656657658659660661662663664665666667668669670671672673674675676677678679680681682683684685686687688689690691692693694695696697698699700701702703704705706707708709710711712713714715716717718719720721722723724725726727728729730731732733734735736737738739740741742743744745746747748749750751752753754755756757758759760761762763764765766767768769770771772773774775776777778779780781782783784785786787788789790791792793794795796797798799800801802803804805806807808809810811812813814815816817818819820821822823824825826827828829830831832833834835836837838839840841842843844845846847848849850851852853854855856857858859860861862863864865866867868869870871872873874875876877878879880881882883884885886887888889890891892893894895896897898899900901902903904905906907908909910911912913914915916917918919920921922923924925926927928929930931932933934935936
  1. /*
  2. * Copyright (C) 2003 - 2006 NetXen, Inc.
  3. * All rights reserved.
  4. *
  5. * This program is free software; you can redistribute it and/or
  6. * modify it under the terms of the GNU General Public License
  7. * as published by the Free Software Foundation; either version 2
  8. * of the License, or (at your option) any later version.
  9. *
  10. * This program is distributed in the hope that it will be useful, but
  11. * WITHOUT ANY WARRANTY; without even the implied warranty of
  12. * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  13. * GNU General Public License for more details.
  14. *
  15. * You should have received a copy of the GNU General Public License
  16. * along with this program; if not, write to the Free Software
  17. * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18. * MA 02111-1307, USA.
  19. *
  20. * The full GNU General Public License is included in this distribution
  21. * in the file called LICENSE.
  22. *
  23. * Contact Information:
  24. * info@netxen.com
  25. * NetXen,
  26. * 3965 Freedom Circle, Fourth floor,
  27. * Santa Clara, CA 95054
  28. */
  29. #ifndef __NETXEN_NIC_HDR_H_
  30. #define __NETXEN_NIC_HDR_H_
  31. #include <linux/module.h>
  32. #include <linux/kernel.h>
  33. #include <linux/spinlock.h>
  34. #include <asm/irq.h>
  35. #include <linux/init.h>
  36. #include <linux/errno.h>
  37. #include <linux/pci.h>
  38. #include <linux/types.h>
  39. #include <asm/uaccess.h>
  40. #include <asm/string.h> /* for memset */
  41. /*
  42. * The basic unit of access when reading/writing control registers.
  43. */
  44. typedef __le32 netxen_crbword_t; /* single word in CRB space */
  45. enum {
  46. NETXEN_HW_H0_CH_HUB_ADR = 0x05,
  47. NETXEN_HW_H1_CH_HUB_ADR = 0x0E,
  48. NETXEN_HW_H2_CH_HUB_ADR = 0x03,
  49. NETXEN_HW_H3_CH_HUB_ADR = 0x01,
  50. NETXEN_HW_H4_CH_HUB_ADR = 0x06,
  51. NETXEN_HW_H5_CH_HUB_ADR = 0x07,
  52. NETXEN_HW_H6_CH_HUB_ADR = 0x08
  53. };
  54. /* Hub 0 */
  55. enum {
  56. NETXEN_HW_MN_CRB_AGT_ADR = 0x15,
  57. NETXEN_HW_MS_CRB_AGT_ADR = 0x25
  58. };
  59. /* Hub 1 */
  60. enum {
  61. NETXEN_HW_PS_CRB_AGT_ADR = 0x73,
  62. NETXEN_HW_SS_CRB_AGT_ADR = 0x20,
  63. NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,
  64. NETXEN_HW_QMS_CRB_AGT_ADR = 0x00,
  65. NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,
  66. NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,
  67. NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,
  68. NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,
  69. NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,
  70. NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,
  71. NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,
  72. NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,
  73. NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,
  74. NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,
  75. NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,
  76. NETXEN_HW_SMB_CRB_AGT_ADR = 0x18
  77. };
  78. /* Hub 2 */
  79. enum {
  80. NETXEN_HW_NIU_CRB_AGT_ADR = 0x31,
  81. NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,
  82. NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,
  83. NETXEN_HW_SN_CRB_AGT_ADR = 0x10,
  84. NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,
  85. NETXEN_HW_LPC_CRB_AGT_ADR = 0x22,
  86. NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,
  87. NETXEN_HW_QM_CRB_AGT_ADR = 0x66,
  88. NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,
  89. NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,
  90. NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,
  91. NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,
  92. NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,
  93. NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,
  94. NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,
  95. NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11
  96. };
  97. /* Hub 3 */
  98. enum {
  99. NETXEN_HW_PH_CRB_AGT_ADR = 0x1A,
  100. NETXEN_HW_SRE_CRB_AGT_ADR = 0x50,
  101. NETXEN_HW_EG_CRB_AGT_ADR = 0x51,
  102. NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08
  103. };
  104. /* Hub 4 */
  105. enum {
  106. NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,
  107. NETXEN_HW_PEGN1_CRB_AGT_ADR,
  108. NETXEN_HW_PEGN2_CRB_AGT_ADR,
  109. NETXEN_HW_PEGN3_CRB_AGT_ADR,
  110. NETXEN_HW_PEGNI_CRB_AGT_ADR,
  111. NETXEN_HW_PEGND_CRB_AGT_ADR,
  112. NETXEN_HW_PEGNC_CRB_AGT_ADR,
  113. NETXEN_HW_PEGR0_CRB_AGT_ADR,
  114. NETXEN_HW_PEGR1_CRB_AGT_ADR,
  115. NETXEN_HW_PEGR2_CRB_AGT_ADR,
  116. NETXEN_HW_PEGR3_CRB_AGT_ADR,
  117. NETXEN_HW_PEGN4_CRB_AGT_ADR
  118. };
  119. /* Hub 5 */
  120. enum {
  121. NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,
  122. NETXEN_HW_PEGS1_CRB_AGT_ADR,
  123. NETXEN_HW_PEGS2_CRB_AGT_ADR,
  124. NETXEN_HW_PEGS3_CRB_AGT_ADR,
  125. NETXEN_HW_PEGSI_CRB_AGT_ADR,
  126. NETXEN_HW_PEGSD_CRB_AGT_ADR,
  127. NETXEN_HW_PEGSC_CRB_AGT_ADR
  128. };
  129. /* Hub 6 */
  130. enum {
  131. NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,
  132. NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,
  133. NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,
  134. NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,
  135. NETXEN_HW_NCM_CRB_AGT_ADR = 0x16,
  136. NETXEN_HW_TMR_CRB_AGT_ADR = 0x17,
  137. NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,
  138. NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,
  139. NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07
  140. };
  141. /* Floaters - non existent modules */
  142. #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67
  143. /* This field defines PCI/X adr [25:20] of agents on the CRB */
  144. enum {
  145. NETXEN_HW_PX_MAP_CRB_PH = 0,
  146. NETXEN_HW_PX_MAP_CRB_PS,
  147. NETXEN_HW_PX_MAP_CRB_MN,
  148. NETXEN_HW_PX_MAP_CRB_MS,
  149. NETXEN_HW_PX_MAP_CRB_PGR1,
  150. NETXEN_HW_PX_MAP_CRB_SRE,
  151. NETXEN_HW_PX_MAP_CRB_NIU,
  152. NETXEN_HW_PX_MAP_CRB_QMN,
  153. NETXEN_HW_PX_MAP_CRB_SQN0,
  154. NETXEN_HW_PX_MAP_CRB_SQN1,
  155. NETXEN_HW_PX_MAP_CRB_SQN2,
  156. NETXEN_HW_PX_MAP_CRB_SQN3,
  157. NETXEN_HW_PX_MAP_CRB_QMS,
  158. NETXEN_HW_PX_MAP_CRB_SQS0,
  159. NETXEN_HW_PX_MAP_CRB_SQS1,
  160. NETXEN_HW_PX_MAP_CRB_SQS2,
  161. NETXEN_HW_PX_MAP_CRB_SQS3,
  162. NETXEN_HW_PX_MAP_CRB_PGN0,
  163. NETXEN_HW_PX_MAP_CRB_PGN1,
  164. NETXEN_HW_PX_MAP_CRB_PGN2,
  165. NETXEN_HW_PX_MAP_CRB_PGN3,
  166. NETXEN_HW_PX_MAP_CRB_PGND,
  167. NETXEN_HW_PX_MAP_CRB_PGNI,
  168. NETXEN_HW_PX_MAP_CRB_PGS0,
  169. NETXEN_HW_PX_MAP_CRB_PGS1,
  170. NETXEN_HW_PX_MAP_CRB_PGS2,
  171. NETXEN_HW_PX_MAP_CRB_PGS3,
  172. NETXEN_HW_PX_MAP_CRB_PGSD,
  173. NETXEN_HW_PX_MAP_CRB_PGSI,
  174. NETXEN_HW_PX_MAP_CRB_SN,
  175. NETXEN_HW_PX_MAP_CRB_PGR2,
  176. NETXEN_HW_PX_MAP_CRB_EG,
  177. NETXEN_HW_PX_MAP_CRB_PH2,
  178. NETXEN_HW_PX_MAP_CRB_PS2,
  179. NETXEN_HW_PX_MAP_CRB_CAM,
  180. NETXEN_HW_PX_MAP_CRB_CAS0,
  181. NETXEN_HW_PX_MAP_CRB_CAS1,
  182. NETXEN_HW_PX_MAP_CRB_CAS2,
  183. NETXEN_HW_PX_MAP_CRB_C2C0,
  184. NETXEN_HW_PX_MAP_CRB_C2C1,
  185. NETXEN_HW_PX_MAP_CRB_TIMR,
  186. NETXEN_HW_PX_MAP_CRB_PGR3,
  187. NETXEN_HW_PX_MAP_CRB_RPMX1,
  188. NETXEN_HW_PX_MAP_CRB_RPMX2,
  189. NETXEN_HW_PX_MAP_CRB_RPMX3,
  190. NETXEN_HW_PX_MAP_CRB_RPMX4,
  191. NETXEN_HW_PX_MAP_CRB_RPMX5,
  192. NETXEN_HW_PX_MAP_CRB_RPMX6,
  193. NETXEN_HW_PX_MAP_CRB_RPMX7,
  194. NETXEN_HW_PX_MAP_CRB_XDMA,
  195. NETXEN_HW_PX_MAP_CRB_I2Q,
  196. NETXEN_HW_PX_MAP_CRB_ROMUSB,
  197. NETXEN_HW_PX_MAP_CRB_CAS3,
  198. NETXEN_HW_PX_MAP_CRB_RPMX0,
  199. NETXEN_HW_PX_MAP_CRB_RPMX8,
  200. NETXEN_HW_PX_MAP_CRB_RPMX9,
  201. NETXEN_HW_PX_MAP_CRB_OCM0,
  202. NETXEN_HW_PX_MAP_CRB_OCM1,
  203. NETXEN_HW_PX_MAP_CRB_SMB,
  204. NETXEN_HW_PX_MAP_CRB_I2C0,
  205. NETXEN_HW_PX_MAP_CRB_I2C1,
  206. NETXEN_HW_PX_MAP_CRB_LPC,
  207. NETXEN_HW_PX_MAP_CRB_PGNC,
  208. NETXEN_HW_PX_MAP_CRB_PGR0
  209. };
  210. /* This field defines CRB adr [31:20] of the agents */
  211. #define NETXEN_HW_CRB_HUB_AGT_ADR_MN \
  212. ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR)
  213. #define NETXEN_HW_CRB_HUB_AGT_ADR_PH \
  214. ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR)
  215. #define NETXEN_HW_CRB_HUB_AGT_ADR_MS \
  216. ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR)
  217. #define NETXEN_HW_CRB_HUB_AGT_ADR_PS \
  218. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR)
  219. #define NETXEN_HW_CRB_HUB_AGT_ADR_SS \
  220. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR)
  221. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3 \
  222. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR)
  223. #define NETXEN_HW_CRB_HUB_AGT_ADR_QMS \
  224. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR)
  225. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0 \
  226. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR)
  227. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1 \
  228. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR)
  229. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2 \
  230. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR)
  231. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3 \
  232. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR)
  233. #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0 \
  234. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR)
  235. #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1 \
  236. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR)
  237. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2 \
  238. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR)
  239. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4 \
  240. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR)
  241. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7 \
  242. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR)
  243. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9 \
  244. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR)
  245. #define NETXEN_HW_CRB_HUB_AGT_ADR_SMB \
  246. ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR)
  247. #define NETXEN_HW_CRB_HUB_AGT_ADR_NIU \
  248. ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR)
  249. #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0 \
  250. ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR)
  251. #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1 \
  252. ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR)
  253. #define NETXEN_HW_CRB_HUB_AGT_ADR_SRE \
  254. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR)
  255. #define NETXEN_HW_CRB_HUB_AGT_ADR_EG \
  256. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR)
  257. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0 \
  258. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR)
  259. #define NETXEN_HW_CRB_HUB_AGT_ADR_QMN \
  260. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR)
  261. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0 \
  262. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR)
  263. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1 \
  264. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR)
  265. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2 \
  266. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR)
  267. #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3 \
  268. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR)
  269. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1 \
  270. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR)
  271. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5 \
  272. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR)
  273. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6 \
  274. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR)
  275. #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8 \
  276. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR)
  277. #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0 \
  278. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR)
  279. #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1 \
  280. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR)
  281. #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2 \
  282. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR)
  283. #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3 \
  284. ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR)
  285. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI \
  286. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR)
  287. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGND \
  288. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR)
  289. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0 \
  290. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR)
  291. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1 \
  292. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR)
  293. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2 \
  294. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR)
  295. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3 \
  296. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR)
  297. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN4 \
  298. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN4_CRB_AGT_ADR)
  299. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC \
  300. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR)
  301. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0 \
  302. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR)
  303. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1 \
  304. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR)
  305. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2 \
  306. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR)
  307. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3 \
  308. ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR)
  309. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI \
  310. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR)
  311. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD \
  312. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR)
  313. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0 \
  314. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR)
  315. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1 \
  316. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR)
  317. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2 \
  318. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR)
  319. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3 \
  320. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR)
  321. #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC \
  322. ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR)
  323. #define NETXEN_HW_CRB_HUB_AGT_ADR_CAM \
  324. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR)
  325. #define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR \
  326. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR)
  327. #define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA \
  328. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR)
  329. #define NETXEN_HW_CRB_HUB_AGT_ADR_SN \
  330. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR)
  331. #define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q \
  332. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR)
  333. #define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB \
  334. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR)
  335. #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0 \
  336. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR)
  337. #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1 \
  338. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR)
  339. #define NETXEN_HW_CRB_HUB_AGT_ADR_LPC \
  340. ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR)
  341. /*
  342. * MAX_RCV_CTX : The number of receive contexts that are available on
  343. * the phantom.
  344. */
  345. #define MAX_RCV_CTX 1
  346. #define NETXEN_SRE_INT_STATUS (NETXEN_CRB_SRE + 0x00034)
  347. #define NETXEN_SRE_PBI_ACTIVE_STATUS (NETXEN_CRB_SRE + 0x01014)
  348. #define NETXEN_SRE_L1RE_CTL (NETXEN_CRB_SRE + 0x03000)
  349. #define NETXEN_SRE_L2RE_CTL (NETXEN_CRB_SRE + 0x05000)
  350. #define NETXEN_SRE_BUF_CTL (NETXEN_CRB_SRE + 0x01000)
  351. #define NETXEN_DMA_BASE(U) (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
  352. #define NETXEN_DMA_COMMAND(U) (NETXEN_DMA_BASE(U) + 0x00008)
  353. #define NETXEN_I2Q_CLR_PCI_HI (NETXEN_CRB_I2Q + 0x00034)
  354. #define PEG_NETWORK_BASE(N) (NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20))
  355. #define CRB_REG_EX_PC 0x3c
  356. #define ROMUSB_GLB (NETXEN_CRB_ROMUSB + 0x00000)
  357. #define ROMUSB_ROM (NETXEN_CRB_ROMUSB + 0x10000)
  358. #define NETXEN_ROMUSB_GLB_STATUS (ROMUSB_GLB + 0x0004)
  359. #define NETXEN_ROMUSB_GLB_SW_RESET (ROMUSB_GLB + 0x0008)
  360. #define NETXEN_ROMUSB_GLB_PAD_GPIO_I (ROMUSB_GLB + 0x000c)
  361. #define NETXEN_ROMUSB_GLB_CAS_RST (ROMUSB_GLB + 0x0038)
  362. #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL (ROMUSB_GLB + 0x0044)
  363. #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE (ROMUSB_GLB + 0x005c)
  364. #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8)
  365. #define NETXEN_ROMUSB_GPIO(n) (ROMUSB_GLB + 0x60 + (4 * (n)))
  366. #define NETXEN_ROMUSB_ROM_INSTR_OPCODE (ROMUSB_ROM + 0x0004)
  367. #define NETXEN_ROMUSB_ROM_ADDRESS (ROMUSB_ROM + 0x0008)
  368. #define NETXEN_ROMUSB_ROM_WDATA (ROMUSB_ROM + 0x000c)
  369. #define NETXEN_ROMUSB_ROM_ABYTE_CNT (ROMUSB_ROM + 0x0010)
  370. #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
  371. #define NETXEN_ROMUSB_ROM_RDATA (ROMUSB_ROM + 0x0018)
  372. /* Lock IDs for ROM lock */
  373. #define ROM_LOCK_DRIVER 0x0d417340
  374. /******************************************************************************
  375. *
  376. * Definitions specific to M25P flash
  377. *
  378. *******************************************************************************
  379. * Instructions
  380. */
  381. #define M25P_INSTR_WREN 0x06
  382. #define M25P_INSTR_WRDI 0x04
  383. #define M25P_INSTR_RDID 0x9f
  384. #define M25P_INSTR_RDSR 0x05
  385. #define M25P_INSTR_WRSR 0x01
  386. #define M25P_INSTR_READ 0x03
  387. #define M25P_INSTR_FAST_READ 0x0b
  388. #define M25P_INSTR_PP 0x02
  389. #define M25P_INSTR_SE 0xd8
  390. #define M25P_INSTR_BE 0xc7
  391. #define M25P_INSTR_DP 0xb9
  392. #define M25P_INSTR_RES 0xab
  393. /* all are 1MB windows */
  394. #define NETXEN_PCI_CRB_WINDOWSIZE 0x00100000
  395. #define NETXEN_PCI_CRB_WINDOW(A) \
  396. (NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE)
  397. #define NETXEN_CRB_NIU NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU)
  398. #define NETXEN_CRB_SRE NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE)
  399. #define NETXEN_CRB_ROMUSB \
  400. NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB)
  401. #define NETXEN_CRB_I2Q NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q)
  402. #define NETXEN_CRB_SMB NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SMB)
  403. #define NETXEN_CRB_MAX NETXEN_PCI_CRB_WINDOW(64)
  404. #define NETXEN_CRB_PCIX_HOST NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH)
  405. #define NETXEN_CRB_PCIX_HOST2 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2)
  406. #define NETXEN_CRB_PEG_NET_0 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0)
  407. #define NETXEN_CRB_PEG_NET_1 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1)
  408. #define NETXEN_CRB_PEG_NET_2 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2)
  409. #define NETXEN_CRB_PEG_NET_3 NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3)
  410. #define NETXEN_CRB_PEG_NET_D NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND)
  411. #define NETXEN_CRB_PEG_NET_I NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI)
  412. #define NETXEN_CRB_DDR_NET NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN)
  413. #define NETXEN_CRB_QDR_NET NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SN)
  414. #define NETXEN_CRB_PCIX_MD NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS)
  415. #define NETXEN_CRB_PCIE NETXEN_CRB_PCIX_MD
  416. #define ISR_INT_VECTOR (NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR))
  417. #define ISR_INT_MASK (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
  418. #define ISR_INT_MASK_SLOW (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
  419. #define ISR_INT_TARGET_STATUS (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS))
  420. #define ISR_INT_TARGET_MASK (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK))
  421. #define ISR_INT_TARGET_STATUS_F1 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F1))
  422. #define ISR_INT_TARGET_MASK_F1 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F1))
  423. #define ISR_INT_TARGET_STATUS_F2 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F2))
  424. #define ISR_INT_TARGET_MASK_F2 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F2))
  425. #define ISR_INT_TARGET_STATUS_F3 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F3))
  426. #define ISR_INT_TARGET_MASK_F3 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F3))
  427. #define ISR_INT_TARGET_STATUS_F4 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F4))
  428. #define ISR_INT_TARGET_MASK_F4 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F4))
  429. #define ISR_INT_TARGET_STATUS_F5 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F5))
  430. #define ISR_INT_TARGET_MASK_F5 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F5))
  431. #define ISR_INT_TARGET_STATUS_F6 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F6))
  432. #define ISR_INT_TARGET_MASK_F6 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F6))
  433. #define ISR_INT_TARGET_STATUS_F7 (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F7))
  434. #define ISR_INT_TARGET_MASK_F7 (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F7))
  435. #define NETXEN_PCI_MAPSIZE 128
  436. #define NETXEN_PCI_DDR_NET (0x00000000UL)
  437. #define NETXEN_PCI_QDR_NET (0x04000000UL)
  438. #define NETXEN_PCI_DIRECT_CRB (0x04400000UL)
  439. #define NETXEN_PCI_CAMQM (0x04800000UL)
  440. #define NETXEN_PCI_CAMQM_MAX (0x04ffffffUL)
  441. #define NETXEN_PCI_OCM0 (0x05000000UL)
  442. #define NETXEN_PCI_OCM0_MAX (0x050fffffUL)
  443. #define NETXEN_PCI_OCM1 (0x05100000UL)
  444. #define NETXEN_PCI_OCM1_MAX (0x051fffffUL)
  445. #define NETXEN_PCI_CRBSPACE (0x06000000UL)
  446. #define NETXEN_PCI_128MB_SIZE (0x08000000UL)
  447. #define NETXEN_PCI_32MB_SIZE (0x02000000UL)
  448. #define NETXEN_PCI_2MB_SIZE (0x00200000UL)
  449. #define NETXEN_PCI_MN_2M (0)
  450. #define NETXEN_PCI_MS_2M (0x80000)
  451. #define NETXEN_PCI_OCM0_2M (0x000c0000UL)
  452. #define NETXEN_PCI_CAMQM_2M_BASE (0x000ff800UL)
  453. #define NETXEN_PCI_CAMQM_2M_END (0x04800800UL)
  454. #define NETXEN_CRB_CAM NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM)
  455. #define NETXEN_ADDR_DDR_NET (0x0000000000000000ULL)
  456. #define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
  457. #define NETXEN_ADDR_OCM0 (0x0000000200000000ULL)
  458. #define NETXEN_ADDR_OCM0_MAX (0x00000002000fffffULL)
  459. #define NETXEN_ADDR_OCM1 (0x0000000200400000ULL)
  460. #define NETXEN_ADDR_OCM1_MAX (0x00000002004fffffULL)
  461. #define NETXEN_ADDR_QDR_NET (0x0000000300000000ULL)
  462. #define NETXEN_ADDR_QDR_NET_MAX_P2 (0x00000003003fffffULL)
  463. #define NETXEN_ADDR_QDR_NET_MAX_P3 (0x0000000303ffffffULL)
  464. /*
  465. * Register offsets for MN
  466. */
  467. #define NETXEN_MIU_CONTROL (0x000)
  468. #define NETXEN_MIU_MN_CONTROL (NETXEN_CRB_DDR_NET+NETXEN_MIU_CONTROL)
  469. /* 200ms delay in each loop */
  470. #define NETXEN_NIU_PHY_WAITLEN 200000
  471. /* 10 seconds before we give up */
  472. #define NETXEN_NIU_PHY_WAITMAX 50
  473. #define NETXEN_NIU_MAX_GBE_PORTS 4
  474. #define NETXEN_NIU_MAX_XG_PORTS 2
  475. #define NETXEN_NIU_MODE (NETXEN_CRB_NIU + 0x00000)
  476. #define NETXEN_NIU_XG_SINGLE_TERM (NETXEN_CRB_NIU + 0x00004)
  477. #define NETXEN_NIU_XG_DRIVE_HI (NETXEN_CRB_NIU + 0x00008)
  478. #define NETXEN_NIU_XG_DRIVE_LO (NETXEN_CRB_NIU + 0x0000c)
  479. #define NETXEN_NIU_XG_DTX (NETXEN_CRB_NIU + 0x00010)
  480. #define NETXEN_NIU_XG_DEQ (NETXEN_CRB_NIU + 0x00014)
  481. #define NETXEN_NIU_XG_WORD_ALIGN (NETXEN_CRB_NIU + 0x00018)
  482. #define NETXEN_NIU_XG_RESET (NETXEN_CRB_NIU + 0x0001c)
  483. #define NETXEN_NIU_XG_POWER_DOWN (NETXEN_CRB_NIU + 0x00020)
  484. #define NETXEN_NIU_XG_RESET_PLL (NETXEN_CRB_NIU + 0x00024)
  485. #define NETXEN_NIU_XG_SERDES_LOOPBACK (NETXEN_CRB_NIU + 0x00028)
  486. #define NETXEN_NIU_XG_DO_BYTE_ALIGN (NETXEN_CRB_NIU + 0x0002c)
  487. #define NETXEN_NIU_XG_TX_ENABLE (NETXEN_CRB_NIU + 0x00030)
  488. #define NETXEN_NIU_XG_RX_ENABLE (NETXEN_CRB_NIU + 0x00034)
  489. #define NETXEN_NIU_XG_STATUS (NETXEN_CRB_NIU + 0x00038)
  490. #define NETXEN_NIU_XG_PAUSE_THRESHOLD (NETXEN_CRB_NIU + 0x0003c)
  491. #define NETXEN_NIU_INT_MASK (NETXEN_CRB_NIU + 0x00040)
  492. #define NETXEN_NIU_ACTIVE_INT (NETXEN_CRB_NIU + 0x00044)
  493. #define NETXEN_NIU_MASKABLE_INT (NETXEN_CRB_NIU + 0x00048)
  494. #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER (NETXEN_CRB_NIU + 0x0004c)
  495. #define NETXEN_NIU_GB_SERDES_RESET (NETXEN_CRB_NIU + 0x00050)
  496. #define NETXEN_NIU_GB0_GMII_MODE (NETXEN_CRB_NIU + 0x00054)
  497. #define NETXEN_NIU_GB0_MII_MODE (NETXEN_CRB_NIU + 0x00058)
  498. #define NETXEN_NIU_GB1_GMII_MODE (NETXEN_CRB_NIU + 0x0005c)
  499. #define NETXEN_NIU_GB1_MII_MODE (NETXEN_CRB_NIU + 0x00060)
  500. #define NETXEN_NIU_GB2_GMII_MODE (NETXEN_CRB_NIU + 0x00064)
  501. #define NETXEN_NIU_GB2_MII_MODE (NETXEN_CRB_NIU + 0x00068)
  502. #define NETXEN_NIU_GB3_GMII_MODE (NETXEN_CRB_NIU + 0x0006c)
  503. #define NETXEN_NIU_GB3_MII_MODE (NETXEN_CRB_NIU + 0x00070)
  504. #define NETXEN_NIU_REMOTE_LOOPBACK (NETXEN_CRB_NIU + 0x00074)
  505. #define NETXEN_NIU_GB0_HALF_DUPLEX (NETXEN_CRB_NIU + 0x00078)
  506. #define NETXEN_NIU_GB1_HALF_DUPLEX (NETXEN_CRB_NIU + 0x0007c)
  507. #define NETXEN_NIU_RESET_SYS_FIFOS (NETXEN_CRB_NIU + 0x00088)
  508. #define NETXEN_NIU_GB_CRC_DROP (NETXEN_CRB_NIU + 0x0008c)
  509. #define NETXEN_NIU_GB_DROP_WRONGADDR (NETXEN_CRB_NIU + 0x00090)
  510. #define NETXEN_NIU_TEST_MUX_CTL (NETXEN_CRB_NIU + 0x00094)
  511. #define NETXEN_NIU_XG_PAUSE_CTL (NETXEN_CRB_NIU + 0x00098)
  512. #define NETXEN_NIU_XG_PAUSE_LEVEL (NETXEN_CRB_NIU + 0x000dc)
  513. #define NETXEN_NIU_XG_SEL (NETXEN_CRB_NIU + 0x00128)
  514. #define NETXEN_NIU_GB_PAUSE_CTL (NETXEN_CRB_NIU + 0x0030c)
  515. #define NETXEN_NIU_FULL_LEVEL_XG (NETXEN_CRB_NIU + 0x00450)
  516. #define NETXEN_NIU_XG1_RESET (NETXEN_CRB_NIU + 0x0011c)
  517. #define NETXEN_NIU_XG1_POWER_DOWN (NETXEN_CRB_NIU + 0x00120)
  518. #define NETXEN_NIU_XG1_RESET_PLL (NETXEN_CRB_NIU + 0x00124)
  519. #define NETXEN_MAC_ADDR_CNTL_REG (NETXEN_CRB_NIU + 0x1000)
  520. #define NETXEN_MULTICAST_ADDR_HI_0 (NETXEN_CRB_NIU + 0x1010)
  521. #define NETXEN_MULTICAST_ADDR_HI_1 (NETXEN_CRB_NIU + 0x1014)
  522. #define NETXEN_MULTICAST_ADDR_HI_2 (NETXEN_CRB_NIU + 0x1018)
  523. #define NETXEN_MULTICAST_ADDR_HI_3 (NETXEN_CRB_NIU + 0x101c)
  524. #define NETXEN_UNICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1080)
  525. #define NETXEN_MULTICAST_ADDR_BASE (NETXEN_CRB_NIU + 0x1100)
  526. #define NETXEN_NIU_GB_MAC_CONFIG_0(I) \
  527. (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
  528. #define NETXEN_NIU_GB_MAC_CONFIG_1(I) \
  529. (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
  530. #define NETXEN_NIU_GB_MAC_IPG_IFG(I) \
  531. (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
  532. #define NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I) \
  533. (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
  534. #define NETXEN_NIU_GB_MAX_FRAME_SIZE(I) \
  535. (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
  536. #define NETXEN_NIU_GB_TEST_REG(I) \
  537. (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
  538. #define NETXEN_NIU_GB_MII_MGMT_CONFIG(I) \
  539. (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
  540. #define NETXEN_NIU_GB_MII_MGMT_COMMAND(I) \
  541. (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
  542. #define NETXEN_NIU_GB_MII_MGMT_ADDR(I) \
  543. (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
  544. #define NETXEN_NIU_GB_MII_MGMT_CTRL(I) \
  545. (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
  546. #define NETXEN_NIU_GB_MII_MGMT_STATUS(I) \
  547. (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
  548. #define NETXEN_NIU_GB_MII_MGMT_INDICATE(I) \
  549. (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
  550. #define NETXEN_NIU_GB_INTERFACE_CTRL(I) \
  551. (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
  552. #define NETXEN_NIU_GB_INTERFACE_STATUS(I) \
  553. (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
  554. #define NETXEN_NIU_GB_STATION_ADDR_0(I) \
  555. (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
  556. #define NETXEN_NIU_GB_STATION_ADDR_1(I) \
  557. (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
  558. #define NETXEN_NIU_XGE_CONFIG_0 (NETXEN_CRB_NIU + 0x70000)
  559. #define NETXEN_NIU_XGE_CONFIG_1 (NETXEN_CRB_NIU + 0x70004)
  560. #define NETXEN_NIU_XGE_IPG (NETXEN_CRB_NIU + 0x70008)
  561. #define NETXEN_NIU_XGE_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x7000c)
  562. #define NETXEN_NIU_XGE_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x70010)
  563. #define NETXEN_NIU_XGE_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x70014)
  564. #define NETXEN_NIU_XGE_STATUS (NETXEN_CRB_NIU + 0x70018)
  565. #define NETXEN_NIU_XGE_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x7001c)
  566. #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x70020)
  567. #define NETXEN_NIU_XGE_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x70024)
  568. #define NETXEN_NIU_XGE_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x70028)
  569. #define NETXEN_NIU_XGE_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x7002c)
  570. #define NETXEN_NIU_XGE_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x70030)
  571. #define NETXEN_NIU_XGE_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x70034)
  572. #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x70038)
  573. #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x7003c)
  574. #define NETXEN_NIU_XGE_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x70040)
  575. #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70044)
  576. #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x70048)
  577. #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x7004c)
  578. #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x70050)
  579. #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x70054)
  580. #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x70058)
  581. #define NETXEN_NIU_XG1_CONFIG_0 (NETXEN_CRB_NIU + 0x80000)
  582. #define NETXEN_NIU_XG1_CONFIG_1 (NETXEN_CRB_NIU + 0x80004)
  583. #define NETXEN_NIU_XG1_IPG (NETXEN_CRB_NIU + 0x80008)
  584. #define NETXEN_NIU_XG1_STATION_ADDR_0_HI (NETXEN_CRB_NIU + 0x8000c)
  585. #define NETXEN_NIU_XG1_STATION_ADDR_0_1 (NETXEN_CRB_NIU + 0x80010)
  586. #define NETXEN_NIU_XG1_STATION_ADDR_1_LO (NETXEN_CRB_NIU + 0x80014)
  587. #define NETXEN_NIU_XG1_STATUS (NETXEN_CRB_NIU + 0x80018)
  588. #define NETXEN_NIU_XG1_MAX_FRAME_SIZE (NETXEN_CRB_NIU + 0x8001c)
  589. #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE (NETXEN_CRB_NIU + 0x80020)
  590. #define NETXEN_NIU_XG1_TX_BYTE_CNT (NETXEN_CRB_NIU + 0x80024)
  591. #define NETXEN_NIU_XG1_TX_FRAME_CNT (NETXEN_CRB_NIU + 0x80028)
  592. #define NETXEN_NIU_XG1_RX_BYTE_CNT (NETXEN_CRB_NIU + 0x8002c)
  593. #define NETXEN_NIU_XG1_RX_FRAME_CNT (NETXEN_CRB_NIU + 0x80030)
  594. #define NETXEN_NIU_XG1_AGGR_ERROR_CNT (NETXEN_CRB_NIU + 0x80034)
  595. #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x80038)
  596. #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT (NETXEN_CRB_NIU + 0x8003c)
  597. #define NETXEN_NIU_XG1_CRC_ERROR_CNT (NETXEN_CRB_NIU + 0x80040)
  598. #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80044)
  599. #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR (NETXEN_CRB_NIU + 0x80048)
  600. #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT (NETXEN_CRB_NIU + 0x8004c)
  601. #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT (NETXEN_CRB_NIU + 0x80050)
  602. #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT (NETXEN_CRB_NIU + 0x80054)
  603. #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT (NETXEN_CRB_NIU + 0x80058)
  604. /* P3 802.3ap */
  605. #define NETXEN_NIU_AP_MAC_CONFIG_0(I) (NETXEN_CRB_NIU+0xa0000+(I)*0x10000)
  606. #define NETXEN_NIU_AP_MAC_CONFIG_1(I) (NETXEN_CRB_NIU+0xa0004+(I)*0x10000)
  607. #define NETXEN_NIU_AP_MAC_IPG_IFG(I) (NETXEN_CRB_NIU+0xa0008+(I)*0x10000)
  608. #define NETXEN_NIU_AP_HALF_DUPLEX_CTRL(I) (NETXEN_CRB_NIU+0xa000c+(I)*0x10000)
  609. #define NETXEN_NIU_AP_MAX_FRAME_SIZE(I) (NETXEN_CRB_NIU+0xa0010+(I)*0x10000)
  610. #define NETXEN_NIU_AP_TEST_REG(I) (NETXEN_CRB_NIU+0xa001c+(I)*0x10000)
  611. #define NETXEN_NIU_AP_MII_MGMT_CONFIG(I) (NETXEN_CRB_NIU+0xa0020+(I)*0x10000)
  612. #define NETXEN_NIU_AP_MII_MGMT_COMMAND(I) (NETXEN_CRB_NIU+0xa0024+(I)*0x10000)
  613. #define NETXEN_NIU_AP_MII_MGMT_ADDR(I) (NETXEN_CRB_NIU+0xa0028+(I)*0x10000)
  614. #define NETXEN_NIU_AP_MII_MGMT_CTRL(I) (NETXEN_CRB_NIU+0xa002c+(I)*0x10000)
  615. #define NETXEN_NIU_AP_MII_MGMT_STATUS(I) (NETXEN_CRB_NIU+0xa0030+(I)*0x10000)
  616. #define NETXEN_NIU_AP_MII_MGMT_INDICATE(I) (NETXEN_CRB_NIU+0xa0034+(I)*0x10000)
  617. #define NETXEN_NIU_AP_INTERFACE_CTRL(I) (NETXEN_CRB_NIU+0xa0038+(I)*0x10000)
  618. #define NETXEN_NIU_AP_INTERFACE_STATUS(I) (NETXEN_CRB_NIU+0xa003c+(I)*0x10000)
  619. #define NETXEN_NIU_AP_STATION_ADDR_0(I) (NETXEN_CRB_NIU+0xa0040+(I)*0x10000)
  620. #define NETXEN_NIU_AP_STATION_ADDR_1(I) (NETXEN_CRB_NIU+0xa0044+(I)*0x10000)
  621. /*
  622. * Register offsets for MN
  623. */
  624. #define MIU_CONTROL (0x000)
  625. #define MIU_TEST_AGT_CTRL (0x090)
  626. #define MIU_TEST_AGT_ADDR_LO (0x094)
  627. #define MIU_TEST_AGT_ADDR_HI (0x098)
  628. #define MIU_TEST_AGT_WRDATA_LO (0x0a0)
  629. #define MIU_TEST_AGT_WRDATA_HI (0x0a4)
  630. #define MIU_TEST_AGT_WRDATA(i) (0x0a0+(4*(i)))
  631. #define MIU_TEST_AGT_RDDATA_LO (0x0a8)
  632. #define MIU_TEST_AGT_RDDATA_HI (0x0ac)
  633. #define MIU_TEST_AGT_RDDATA(i) (0x0a8+(4*(i)))
  634. #define MIU_TEST_AGT_ADDR_MASK 0xfffffff8
  635. #define MIU_TEST_AGT_UPPER_ADDR(off) (0)
  636. /* MIU_TEST_AGT_CTRL flags. work for SIU as well */
  637. #define MIU_TA_CTL_START 1
  638. #define MIU_TA_CTL_ENABLE 2
  639. #define MIU_TA_CTL_WRITE 4
  640. #define MIU_TA_CTL_BUSY 8
  641. #define SIU_TEST_AGT_CTRL (0x060)
  642. #define SIU_TEST_AGT_ADDR_LO (0x064)
  643. #define SIU_TEST_AGT_ADDR_HI (0x078)
  644. #define SIU_TEST_AGT_WRDATA_LO (0x068)
  645. #define SIU_TEST_AGT_WRDATA_HI (0x06c)
  646. #define SIU_TEST_AGT_WRDATA(i) (0x068+(4*(i)))
  647. #define SIU_TEST_AGT_RDDATA_LO (0x070)
  648. #define SIU_TEST_AGT_RDDATA_HI (0x074)
  649. #define SIU_TEST_AGT_RDDATA(i) (0x070+(4*(i)))
  650. #define SIU_TEST_AGT_ADDR_MASK 0x3ffff8
  651. #define SIU_TEST_AGT_UPPER_ADDR(off) ((off)>>22)
  652. /* XG Link status */
  653. #define XG_LINK_UP 0x10
  654. #define XG_LINK_DOWN 0x20
  655. #define XG_LINK_UP_P3 0x01
  656. #define XG_LINK_DOWN_P3 0x02
  657. #define XG_LINK_STATE_P3_MASK 0xf
  658. #define XG_LINK_STATE_P3(pcifn,val) \
  659. (((val) >> ((pcifn) * 4)) & XG_LINK_STATE_P3_MASK)
  660. #define P3_LINK_SPEED_MHZ 100
  661. #define P3_LINK_SPEED_MASK 0xff
  662. #define P3_LINK_SPEED_REG(pcifn) \
  663. (CRB_PF_LINK_SPEED_1 + (((pcifn) / 4) * 4))
  664. #define P3_LINK_SPEED_VAL(pcifn, reg) \
  665. (((reg) >> (8 * ((pcifn) & 0x3))) & P3_LINK_SPEED_MASK)
  666. #define NETXEN_CAM_RAM_BASE (NETXEN_CRB_CAM + 0x02000)
  667. #define NETXEN_CAM_RAM(reg) (NETXEN_CAM_RAM_BASE + (reg))
  668. #define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
  669. #define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
  670. #define NETXEN_FW_VERSION_SUB (NETXEN_CAM_RAM(0x158))
  671. #define NETXEN_ROM_LOCK_ID (NETXEN_CAM_RAM(0x100))
  672. #define NETXEN_CRB_WIN_LOCK_ID (NETXEN_CAM_RAM(0x124))
  673. #define NETXEN_PHY_LOCK_ID (NETXEN_CAM_RAM(0x120))
  674. /* Lock IDs for PHY lock */
  675. #define PHY_LOCK_DRIVER 0x44524956
  676. /* Used for PS PCI Memory access */
  677. #define PCIX_PS_OP_ADDR_LO (0x10000)
  678. /* via CRB (PS side only) */
  679. #define PCIX_PS_OP_ADDR_HI (0x10004)
  680. #define PCIX_INT_VECTOR (0x10100)
  681. #define PCIX_INT_MASK (0x10104)
  682. #define PCIX_CRB_WINDOW (0x10210)
  683. #define PCIX_CRB_WINDOW_F0 (0x10210)
  684. #define PCIX_CRB_WINDOW_F1 (0x10230)
  685. #define PCIX_CRB_WINDOW_F2 (0x10250)
  686. #define PCIX_CRB_WINDOW_F3 (0x10270)
  687. #define PCIX_CRB_WINDOW_F4 (0x102ac)
  688. #define PCIX_CRB_WINDOW_F5 (0x102bc)
  689. #define PCIX_CRB_WINDOW_F6 (0x102cc)
  690. #define PCIX_CRB_WINDOW_F7 (0x102dc)
  691. #define PCIE_CRB_WINDOW_REG(func) (((func) < 4) ? \
  692. (PCIX_CRB_WINDOW_F0 + (0x20 * (func))) :\
  693. (PCIX_CRB_WINDOW_F4 + (0x10 * ((func)-4))))
  694. #define PCIX_MN_WINDOW (0x10200)
  695. #define PCIX_MN_WINDOW_F0 (0x10200)
  696. #define PCIX_MN_WINDOW_F1 (0x10220)
  697. #define PCIX_MN_WINDOW_F2 (0x10240)
  698. #define PCIX_MN_WINDOW_F3 (0x10260)
  699. #define PCIX_MN_WINDOW_F4 (0x102a0)
  700. #define PCIX_MN_WINDOW_F5 (0x102b0)
  701. #define PCIX_MN_WINDOW_F6 (0x102c0)
  702. #define PCIX_MN_WINDOW_F7 (0x102d0)
  703. #define PCIE_MN_WINDOW_REG(func) (((func) < 4) ? \
  704. (PCIX_MN_WINDOW_F0 + (0x20 * (func))) :\
  705. (PCIX_MN_WINDOW_F4 + (0x10 * ((func)-4))))
  706. #define PCIX_SN_WINDOW (0x10208)
  707. #define PCIX_SN_WINDOW_F0 (0x10208)
  708. #define PCIX_SN_WINDOW_F1 (0x10228)
  709. #define PCIX_SN_WINDOW_F2 (0x10248)
  710. #define PCIX_SN_WINDOW_F3 (0x10268)
  711. #define PCIX_SN_WINDOW_F4 (0x102a8)
  712. #define PCIX_SN_WINDOW_F5 (0x102b8)
  713. #define PCIX_SN_WINDOW_F6 (0x102c8)
  714. #define PCIX_SN_WINDOW_F7 (0x102d8)
  715. #define PCIE_SN_WINDOW_REG(func) (((func) < 4) ? \
  716. (PCIX_SN_WINDOW_F0 + (0x20 * (func))) :\
  717. (PCIX_SN_WINDOW_F4 + (0x10 * ((func)-4))))
  718. #define PCIX_TARGET_STATUS (0x10118)
  719. #define PCIX_TARGET_STATUS_F1 (0x10160)
  720. #define PCIX_TARGET_STATUS_F2 (0x10164)
  721. #define PCIX_TARGET_STATUS_F3 (0x10168)
  722. #define PCIX_TARGET_STATUS_F4 (0x10360)
  723. #define PCIX_TARGET_STATUS_F5 (0x10364)
  724. #define PCIX_TARGET_STATUS_F6 (0x10368)
  725. #define PCIX_TARGET_STATUS_F7 (0x1036c)
  726. #define PCIX_TARGET_MASK (0x10128)
  727. #define PCIX_TARGET_MASK_F1 (0x10170)
  728. #define PCIX_TARGET_MASK_F2 (0x10174)
  729. #define PCIX_TARGET_MASK_F3 (0x10178)
  730. #define PCIX_TARGET_MASK_F4 (0x10370)
  731. #define PCIX_TARGET_MASK_F5 (0x10374)
  732. #define PCIX_TARGET_MASK_F6 (0x10378)
  733. #define PCIX_TARGET_MASK_F7 (0x1037c)
  734. #define PCIX_MSI_F0 (0x13000)
  735. #define PCIX_MSI_F1 (0x13004)
  736. #define PCIX_MSI_F2 (0x13008)
  737. #define PCIX_MSI_F3 (0x1300c)
  738. #define PCIX_MSI_F4 (0x13010)
  739. #define PCIX_MSI_F5 (0x13014)
  740. #define PCIX_MSI_F6 (0x13018)
  741. #define PCIX_MSI_F7 (0x1301c)
  742. #define PCIX_MSI_F(i) (0x13000+((i)*4))
  743. #define PCIX_PS_MEM_SPACE (0x90000)
  744. #define NETXEN_PCIX_PH_REG(reg) (NETXEN_CRB_PCIE + (reg))
  745. #define NETXEN_PCIX_PS_REG(reg) (NETXEN_CRB_PCIX_MD + (reg))
  746. #define NETXEN_PCIE_REG(reg) (NETXEN_CRB_PCIE + (reg))
  747. #define PCIE_MAX_DMA_XFER_SIZE (0x1404c)
  748. #define PCIE_DCR 0x00d8
  749. #define PCIE_SEM2_LOCK (0x1c010) /* Flash lock */
  750. #define PCIE_SEM2_UNLOCK (0x1c014) /* Flash unlock */
  751. #define PCIE_SEM3_LOCK (0x1c018) /* Phy lock */
  752. #define PCIE_SEM3_UNLOCK (0x1c01c) /* Phy unlock */
  753. #define PCIE_SEM5_LOCK (0x1c028) /* API lock */
  754. #define PCIE_SEM5_UNLOCK (0x1c02c) /* API unlock */
  755. #define PCIE_SEM6_LOCK (0x1c030) /* sw lock */
  756. #define PCIE_SEM6_UNLOCK (0x1c034) /* sw unlock */
  757. #define PCIE_SEM7_LOCK (0x1c038) /* crb win lock */
  758. #define PCIE_SEM7_UNLOCK (0x1c03c) /* crbwin unlock*/
  759. #define PCIE_SETUP_FUNCTION (0x12040)
  760. #define PCIE_SETUP_FUNCTION2 (0x12048)
  761. #define PCIE_MISCCFG_RC (0x1206c)
  762. #define PCIE_TGT_SPLIT_CHICKEN (0x12080)
  763. #define PCIE_CHICKEN3 (0x120c8)
  764. #define ISR_INT_STATE_REG (NETXEN_PCIX_PS_REG(PCIE_MISCCFG_RC))
  765. #define PCIE_MAX_MASTER_SPLIT (0x14048)
  766. #define NETXEN_PORT_MODE_NONE 0
  767. #define NETXEN_PORT_MODE_XG 1
  768. #define NETXEN_PORT_MODE_GB 2
  769. #define NETXEN_PORT_MODE_802_3_AP 3
  770. #define NETXEN_PORT_MODE_AUTO_NEG 4
  771. #define NETXEN_PORT_MODE_AUTO_NEG_1G 5
  772. #define NETXEN_PORT_MODE_AUTO_NEG_XG 6
  773. #define NETXEN_PORT_MODE_ADDR (NETXEN_CAM_RAM(0x24))
  774. #define NETXEN_WOL_PORT_MODE (NETXEN_CAM_RAM(0x198))
  775. #define NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL (0x14)
  776. #define ISR_MSI_INT_TRIGGER(FUNC) (NETXEN_PCIX_PS_REG(PCIX_MSI_F(FUNC)))
  777. #define ISR_LEGACY_INT_TRIGGERED(VAL) (((VAL) & 0x300) == 0x200)
  778. /*
  779. * PCI Interrupt Vector Values.
  780. */
  781. #define PCIX_INT_VECTOR_BIT_F0 0x0080
  782. #define PCIX_INT_VECTOR_BIT_F1 0x0100
  783. #define PCIX_INT_VECTOR_BIT_F2 0x0200
  784. #define PCIX_INT_VECTOR_BIT_F3 0x0400
  785. #define PCIX_INT_VECTOR_BIT_F4 0x0800
  786. #define PCIX_INT_VECTOR_BIT_F5 0x1000
  787. #define PCIX_INT_VECTOR_BIT_F6 0x2000
  788. #define PCIX_INT_VECTOR_BIT_F7 0x4000
  789. struct netxen_legacy_intr_set {
  790. uint32_t int_vec_bit;
  791. uint32_t tgt_status_reg;
  792. uint32_t tgt_mask_reg;
  793. uint32_t pci_int_reg;
  794. };
  795. #define NX_LEGACY_INTR_CONFIG \
  796. { \
  797. { \
  798. .int_vec_bit = PCIX_INT_VECTOR_BIT_F0, \
  799. .tgt_status_reg = ISR_INT_TARGET_STATUS, \
  800. .tgt_mask_reg = ISR_INT_TARGET_MASK, \
  801. .pci_int_reg = ISR_MSI_INT_TRIGGER(0) }, \
  802. \
  803. { \
  804. .int_vec_bit = PCIX_INT_VECTOR_BIT_F1, \
  805. .tgt_status_reg = ISR_INT_TARGET_STATUS_F1, \
  806. .tgt_mask_reg = ISR_INT_TARGET_MASK_F1, \
  807. .pci_int_reg = ISR_MSI_INT_TRIGGER(1) }, \
  808. \
  809. { \
  810. .int_vec_bit = PCIX_INT_VECTOR_BIT_F2, \
  811. .tgt_status_reg = ISR_INT_TARGET_STATUS_F2, \
  812. .tgt_mask_reg = ISR_INT_TARGET_MASK_F2, \
  813. .pci_int_reg = ISR_MSI_INT_TRIGGER(2) }, \
  814. \
  815. { \
  816. .int_vec_bit = PCIX_INT_VECTOR_BIT_F3, \
  817. .tgt_status_reg = ISR_INT_TARGET_STATUS_F3, \
  818. .tgt_mask_reg = ISR_INT_TARGET_MASK_F3, \
  819. .pci_int_reg = ISR_MSI_INT_TRIGGER(3) }, \
  820. \
  821. { \
  822. .int_vec_bit = PCIX_INT_VECTOR_BIT_F4, \
  823. .tgt_status_reg = ISR_INT_TARGET_STATUS_F4, \
  824. .tgt_mask_reg = ISR_INT_TARGET_MASK_F4, \
  825. .pci_int_reg = ISR_MSI_INT_TRIGGER(4) }, \
  826. \
  827. { \
  828. .int_vec_bit = PCIX_INT_VECTOR_BIT_F5, \
  829. .tgt_status_reg = ISR_INT_TARGET_STATUS_F5, \
  830. .tgt_mask_reg = ISR_INT_TARGET_MASK_F5, \
  831. .pci_int_reg = ISR_MSI_INT_TRIGGER(5) }, \
  832. \
  833. { \
  834. .int_vec_bit = PCIX_INT_VECTOR_BIT_F6, \
  835. .tgt_status_reg = ISR_INT_TARGET_STATUS_F6, \
  836. .tgt_mask_reg = ISR_INT_TARGET_MASK_F6, \
  837. .pci_int_reg = ISR_MSI_INT_TRIGGER(6) }, \
  838. \
  839. { \
  840. .int_vec_bit = PCIX_INT_VECTOR_BIT_F7, \
  841. .tgt_status_reg = ISR_INT_TARGET_STATUS_F7, \
  842. .tgt_mask_reg = ISR_INT_TARGET_MASK_F7, \
  843. .pci_int_reg = ISR_MSI_INT_TRIGGER(7) }, \
  844. }
  845. #endif /* __NETXEN_NIC_HDR_H_ */