barrier.h 2.3 KB

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869
  1. #ifndef __ASM_BARRIER_H
  2. #define __ASM_BARRIER_H
  3. #ifndef __ASSEMBLY__
  4. #define nop() __asm__ __volatile__("mov\tr0,r0\t@ nop\n\t");
  5. #if __LINUX_ARM_ARCH__ >= 7 || \
  6. (__LINUX_ARM_ARCH__ == 6 && defined(CONFIG_CPU_32v6K))
  7. #define sev() __asm__ __volatile__ ("sev" : : : "memory")
  8. #define wfe() __asm__ __volatile__ ("wfe" : : : "memory")
  9. #define wfi() __asm__ __volatile__ ("wfi" : : : "memory")
  10. #endif
  11. #if __LINUX_ARM_ARCH__ >= 7
  12. #define isb() __asm__ __volatile__ ("isb" : : : "memory")
  13. #define dsb() __asm__ __volatile__ ("dsb" : : : "memory")
  14. #define dmb() __asm__ __volatile__ ("dmb" : : : "memory")
  15. #elif defined(CONFIG_CPU_XSC3) || __LINUX_ARM_ARCH__ == 6
  16. #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
  17. : : "r" (0) : "memory")
  18. #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
  19. : : "r" (0) : "memory")
  20. #define dmb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 5" \
  21. : : "r" (0) : "memory")
  22. #elif defined(CONFIG_CPU_FA526)
  23. #define isb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c5, 4" \
  24. : : "r" (0) : "memory")
  25. #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
  26. : : "r" (0) : "memory")
  27. #define dmb() __asm__ __volatile__ ("" : : : "memory")
  28. #else
  29. #define isb() __asm__ __volatile__ ("" : : : "memory")
  30. #define dsb() __asm__ __volatile__ ("mcr p15, 0, %0, c7, c10, 4" \
  31. : : "r" (0) : "memory")
  32. #define dmb() __asm__ __volatile__ ("" : : : "memory")
  33. #endif
  34. #ifdef CONFIG_ARCH_HAS_BARRIERS
  35. #include <mach/barriers.h>
  36. #elif defined(CONFIG_ARM_DMA_MEM_BUFFERABLE) || defined(CONFIG_SMP)
  37. #include <asm/outercache.h>
  38. #define mb() do { dsb(); outer_sync(); } while (0)
  39. #define rmb() dsb()
  40. #define wmb() mb()
  41. #else
  42. #include <asm/memory.h>
  43. #define mb() do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
  44. #define rmb() do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
  45. #define wmb() do { if (arch_is_coherent()) dmb(); else barrier(); } while (0)
  46. #endif
  47. #ifndef CONFIG_SMP
  48. #define smp_mb() barrier()
  49. #define smp_rmb() barrier()
  50. #define smp_wmb() barrier()
  51. #else
  52. #define smp_mb() dmb()
  53. #define smp_rmb() dmb()
  54. #define smp_wmb() dmb()
  55. #endif
  56. #define read_barrier_depends() do { } while(0)
  57. #define smp_read_barrier_depends() do { } while(0)
  58. #define set_mb(var, value) do { var = value; smp_mb(); } while (0)
  59. #endif /* !__ASSEMBLY__ */
  60. #endif /* __ASM_BARRIER_H */