|
@@ -380,8 +380,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
|
|
|
.eesipr_value = 0x01ff009f,
|
|
|
|
|
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
|
|
- .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RDE |
|
|
|
- EESR_RFRMER | EESR_TFE | EESR_TDE | EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
|
|
+ EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE |
|
|
|
+ EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB | EESR_TABT | EESR_TDE | EESR_TFE,
|
|
|
|
|
|
.apr = 1,
|
|
@@ -427,8 +428,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
|
|
|
.eesipr_value = DMAC_M_RFRMER | DMAC_M_ECI | 0x01ff009f,
|
|
|
|
|
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
|
|
- .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RDE |
|
|
|
- EESR_RFRMER | EESR_TFE | EESR_TDE | EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
|
|
+ EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE |
|
|
|
+ EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB | EESR_TABT | EESR_TDE | EESR_TFE,
|
|
|
|
|
|
.apr = 1,
|
|
@@ -478,8 +480,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
|
|
|
.rmcr_value = 0x00000001,
|
|
|
|
|
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
|
|
- .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RDE |
|
|
|
- EESR_RFRMER | EESR_TFE | EESR_TDE | EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
|
|
+ EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE |
|
|
|
+ EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB | EESR_TABT | EESR_TDE | EESR_TFE,
|
|
|
|
|
|
.apr = 1,
|
|
@@ -592,9 +595,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data_giga = {
|
|
|
.eesipr_value = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
|
|
|
|
|
|
.tx_check = EESR_TC1 | EESR_FTC,
|
|
|
- .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT | \
|
|
|
- EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE | \
|
|
|
- EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
|
|
|
+ EESR_RFE | EESR_RDE | EESR_RFRMER | EESR_TFE |
|
|
|
+ EESR_TDE | EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_TDE | \
|
|
|
EESR_TFE,
|
|
|
.fdr_value = 0x0000072f,
|
|
@@ -674,9 +677,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
|
|
|
.eesipr_value = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
|
|
|
|
|
|
.tx_check = EESR_TC1 | EESR_FTC,
|
|
|
- .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT | \
|
|
|
- EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE | \
|
|
|
- EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
|
|
|
+ EESR_RFE | EESR_RDE | EESR_RFRMER | EESR_TFE |
|
|
|
+ EESR_TDE | EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_TDE | \
|
|
|
EESR_TFE,
|
|
|
|
|
@@ -811,9 +814,9 @@ static struct sh_eth_cpu_data sh_eth_my_cpu_data = {
|
|
|
.eesipr_value = DMAC_M_RFRMER | DMAC_M_ECI | 0x003fffff,
|
|
|
|
|
|
.tx_check = EESR_TC1 | EESR_FTC,
|
|
|
- .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT | \
|
|
|
- EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE | \
|
|
|
- EESR_ECI,
|
|
|
+ .eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
|
|
|
+ EESR_RFE | EESR_RDE | EESR_RFRMER | EESR_TFE |
|
|
|
+ EESR_TDE | EESR_ECI,
|
|
|
.tx_error_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_TDE | \
|
|
|
EESR_TFE,
|
|
|
|