|
@@ -15,36 +15,25 @@
|
|
|
|
|
|
#include <plat/gpio-cfg.h>
|
|
|
|
|
|
+static void s5pv210_ide_cfg_gpios(unsigned int base, unsigned int nr)
|
|
|
+{
|
|
|
+ s3c_gpio_cfgall_range(base, nr, S3C_GPIO_SFN(4), S3C_GPIO_PULL_NONE);
|
|
|
+
|
|
|
+ for (; nr > 0; nr--, base++)
|
|
|
+ s5p_gpio_set_drvstr(base, S5P_GPIO_DRVSTR_LV4);
|
|
|
+}
|
|
|
+
|
|
|
void s5pv210_ide_setup_gpio(void)
|
|
|
{
|
|
|
- unsigned int gpio = 0;
|
|
|
-
|
|
|
- for (gpio = S5PV210_GPJ0(0); gpio <= S5PV210_GPJ0(7); gpio++) {
|
|
|
- /* CF_Add[0 - 2], CF_IORDY, CF_INTRQ, CF_DMARQ, CF_DMARST,
|
|
|
- CF_DMACK */
|
|
|
- s3c_gpio_cfgpin(gpio, S3C_GPIO_SFN(4));
|
|
|
- s3c_gpio_setpull(gpio, S3C_GPIO_PULL_NONE);
|
|
|
- s5p_gpio_set_drvstr(gpio, S5P_GPIO_DRVSTR_LV4);
|
|
|
- }
|
|
|
-
|
|
|
- for (gpio = S5PV210_GPJ2(0); gpio <= S5PV210_GPJ2(7); gpio++) {
|
|
|
- /*CF_Data[0 - 7] */
|
|
|
- s3c_gpio_cfgpin(gpio, S3C_GPIO_SFN(4));
|
|
|
- s3c_gpio_setpull(gpio, S3C_GPIO_PULL_NONE);
|
|
|
- s5p_gpio_set_drvstr(gpio, S5P_GPIO_DRVSTR_LV4);
|
|
|
- }
|
|
|
-
|
|
|
- for (gpio = S5PV210_GPJ3(0); gpio <= S5PV210_GPJ3(7); gpio++) {
|
|
|
- /* CF_Data[8 - 15] */
|
|
|
- s3c_gpio_cfgpin(gpio, S3C_GPIO_SFN(4));
|
|
|
- s3c_gpio_setpull(gpio, S3C_GPIO_PULL_NONE);
|
|
|
- s5p_gpio_set_drvstr(gpio, S5P_GPIO_DRVSTR_LV4);
|
|
|
- }
|
|
|
-
|
|
|
- for (gpio = S5PV210_GPJ4(0); gpio <= S5PV210_GPJ4(3); gpio++) {
|
|
|
- /* CF_CS0, CF_CS1, CF_IORD, CF_IOWR */
|
|
|
- s3c_gpio_cfgpin(gpio, S3C_GPIO_SFN(4));
|
|
|
- s3c_gpio_setpull(gpio, S3C_GPIO_PULL_NONE);
|
|
|
- s5p_gpio_set_drvstr(gpio, S5P_GPIO_DRVSTR_LV4);
|
|
|
- }
|
|
|
+ /* CF_Add[0 - 2], CF_IORDY, CF_INTRQ, CF_DMARQ, CF_DMARST, CF_DMACK */
|
|
|
+ s5pv210_ide_cfg_gpios(S5PV210_GPJ0(0), 8);
|
|
|
+
|
|
|
+ /* CF_Data[0 - 7] */
|
|
|
+ s5pv210_ide_cfg_gpios(S5PV210_GPJ2(0), 8);
|
|
|
+
|
|
|
+ /* CF_Data[8 - 15] */
|
|
|
+ s5pv210_ide_cfg_gpios(S5PV210_GPJ3(0), 8);
|
|
|
+
|
|
|
+ /* CF_CS0, CF_CS1, CF_IORD, CF_IOWR */
|
|
|
+ s5pv210_ide_cfg_gpios(S5PV210_GPJ4(0), 4);
|
|
|
}
|