|
@@ -17,29 +17,11 @@
|
|
|
#include <mach/gpio-nrs.h>
|
|
|
|
|
|
#ifdef CONFIG_CPU_S3C2400
|
|
|
-#define S3C24XX_GPIO_BASE(x) S3C2400_GPIO_BASE(x)
|
|
|
-#define S3C24XX_MISCCR S3C2400_MISCCR
|
|
|
+#define S3C24XX_MISCCR S3C2400_MISCCR
|
|
|
#else
|
|
|
-#define S3C24XX_GPIO_BASE(x) S3C2410_GPIO_BASE(x)
|
|
|
-#define S3C24XX_MISCCR S3C24XX_GPIOREG2(0x80)
|
|
|
+#define S3C24XX_MISCCR S3C24XX_GPIOREG2(0x80)
|
|
|
#endif /* CONFIG_CPU_S3C2400 */
|
|
|
|
|
|
-
|
|
|
-/* S3C2400 doesn't have a 1:1 mapping to S3C2410 gpio base pins */
|
|
|
-
|
|
|
-#define S3C2400_BANKNUM(pin) (((pin) & ~31) / 32)
|
|
|
-#define S3C2400_BASEA2B(pin) ((((pin) & ~31) >> 2))
|
|
|
-#define S3C2400_BASEC2H(pin) ((S3C2400_BANKNUM(pin) * 10) + \
|
|
|
- (2 * (S3C2400_BANKNUM(pin)-2)))
|
|
|
-
|
|
|
-#define S3C2400_GPIO_BASE(pin) (pin < S3C2410_GPIO_BANKC ? \
|
|
|
- S3C2400_BASEA2B(pin)+S3C24XX_VA_GPIO : \
|
|
|
- S3C2400_BASEC2H(pin)+S3C24XX_VA_GPIO)
|
|
|
-
|
|
|
-
|
|
|
-#define S3C2410_GPIO_BASE(pin) ((((pin) & ~31) >> 1) + S3C24XX_VA_GPIO)
|
|
|
-#define S3C2410_GPIO_OFFSET(pin) ((pin) & 31)
|
|
|
-
|
|
|
/* general configuration options */
|
|
|
|
|
|
#define S3C2410_GPIO_LEAVE (0xFFFFFFFF)
|